国产成人精品亚洲精品,亚洲成人av电影,亚洲精品久久久久久国产精华液

可制造<b>性</b>

21世紀(jì)大學(xué)新型參考教材系列-集成電路B-荒井-159頁-2.8M.pdf

專輯類-電子基礎(chǔ)類專輯-153冊-2.20G 21世紀(jì)大學(xué)新型參考教材系列-集成電路B-荒井-159頁-2.8M.pdf

標(biāo)簽： 159 2.8 大學(xué)

上傳時(shí)間： 2013-05-16

上傳用戶：pkkkkp
三次B樣條曲線.rar

三次B樣條曲線源代碼,C語言編寫的三次B樣條曲線源代碼，希望大家喜歡。

標(biāo)簽：

上傳時(shí)間： 2013-07-13

上傳用戶：chengli008
基于自適應(yīng)時(shí)頻分析方法的心音信號分析研究.rar

心音信號是人體最重要的生理信號之一，包含心臟各個(gè)部分如心房、心室、大血管、心血管及各個(gè)瓣膜功能狀態(tài)的大量生理病理信息。心音信號分析與識別是了解心臟和血管狀態(tài)的一種不可缺少的手段。本文針對目前該研究領(lǐng)域中存在的分析方法問題和分類識別技術(shù)難點(diǎn)展開了深入的研究，內(nèi)容涉及心音構(gòu)成的分析、心音信號特征向量的提取、正常心音信號（NM）和房顫（AF）、主動(dòng)脈回流（AR）、主動(dòng)脈狹窄（AS）、二尖瓣回流（MR）4種心臟雜音信號的分類識別。本文的工作內(nèi)容包括以下5個(gè)方面： a）心音信號采集與預(yù)處理。本文采用自行研制的帶有錄音機(jī)功能的聽診器實(shí)現(xiàn)對心音信號的采集。通過對心音信號噪聲分析，選用小波降噪作為心音信號的濾波方法。根據(jù)實(shí)驗(yàn)分析，選擇Donoho閾值函數(shù)結(jié)合多級閾值的方法作為心音信號預(yù)處理方案。 b）心音信號時(shí)頻分析方法。文中采用5種時(shí)頻分析方法分別對心音信號進(jìn)行了時(shí)頻譜特性分析，結(jié)果表明：不同的時(shí)頻分析方法與待分析心音信號的特性有密切關(guān)系，即需要在小的交叉項(xiàng)干擾與高的時(shí)頻分辨率之間作綜合的考慮。鑒于此，本文提出了一種自適應(yīng)錐形核時(shí)頻（ATF）分析方法，通過實(shí)驗(yàn)驗(yàn)證該分布能較好地反映心音信號的時(shí)頻結(jié)構(gòu)，其性能優(yōu)于一般錐形核分布（CKD）以及Choi-Williams分布（CWD）、譜圖（SPEC）等固定核時(shí)頻分析方法，從而選擇自應(yīng)錐形核時(shí)頻分析方法進(jìn)行心音信號分析。 c）心音信號特征向量提取。根據(jù)對3M Littmann（） Stethoscopes[31]數(shù)據(jù)庫中標(biāo)準(zhǔn)心音信號的時(shí)頻分析結(jié)果，提取8組特征數(shù)據(jù)，通過Fihser降維處理方法提取出了實(shí)現(xiàn)分類可視化，且最易于分類的心音信號的2維特征向量，作為心音信號分類的特征向量。 d）心音信號分類方法。根據(jù)心音信號特征向量組成的散點(diǎn)圖，研究了支持向量機(jī)核函數(shù)、多分類支持向量機(jī)的選取方法，同時(shí)，基于分類的目的性和可信性，本文提出以分類精度最大為判斷準(zhǔn)則的核函數(shù)參數(shù)與松弛變量的優(yōu)化方法，建立了心音信號分類的支持向量機(jī)模型，選取標(biāo)準(zhǔn)數(shù)據(jù)庫中NM、AF、AR、AS、MR每類心音信號的80組2維特征向量中每類60組數(shù)據(jù)作為支持向量機(jī)的學(xué)習(xí)樣本，對余下的每類20組數(shù)據(jù)進(jìn)行測試，得到每類的分類精度（Ar）均為100％，同時(shí)對臨床上采集的與上述4種同類心臟雜音信號和正常心音信號中每類24個(gè)心動(dòng)周期進(jìn)行分類實(shí)測，分類精度分別為：NM、AF、MR的分類精度均為100％，而AR、AS均為95．83％，驗(yàn)證了該方法的分類有效性。 e）心音信號分析與識別的軟件系統(tǒng)。本文以MATLAB語言的可視化功能實(shí)現(xiàn)了心音信號分析與識別的軟件運(yùn)行平臺構(gòu)建，可完成對心音信號的讀取、預(yù)處理，繪制時(shí)-頻、能量特性的三維圖及兩維等高線圖；同時(shí)，利用MATLAB與EXCEL的動(dòng)態(tài)鏈接，實(shí)現(xiàn)對心音信號分析數(shù)據(jù)的存儲以及統(tǒng)計(jì)功能；最后，通過對心音信號2維特征向量的分析，實(shí)現(xiàn)心音信號的自動(dòng)識別功能。本文的研究特色主要體現(xiàn)在心音信號特征向量提取的方法以及多分類支持向量機(jī)模型的建立兩方面。綜上所述，本文從理論與實(shí)踐兩方面對心音信號進(jìn)行了深入的研究，主要是采用自適應(yīng)錐形核時(shí)頻分析方法提取心音信號特征向量，根據(jù)心音信號特征向量組成的散點(diǎn)圖，建立心音信號分類的支持向量機(jī)模型，并對正常心音信號和4種心臟雜音信號進(jìn)行了分類研究，取得了較為滿意的分類結(jié)果，但由于用于分類的心臟雜音信號種類及數(shù)據(jù)量尚不足，因此，今后的工作重點(diǎn)是采集更多種類的心臟雜音信號，進(jìn)一步提高心音信號分類精度，使本文研究成果能最終應(yīng)用于臨床心臟量化聽診。關(guān)鍵詞：心音信號，小波降噪，非平穩(wěn)信號，心臟雜音，信號處理，時(shí)頻分析，自適應(yīng)，支持向量機(jī)

標(biāo)簽： 時(shí)頻分析方法分

上傳時(shí)間： 2013-04-24

上傳用戶：weixiao99
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶：shawvi
基于FPGA的PCI接口運(yùn)動(dòng)控制卡的研究.rar

運(yùn)動(dòng)控制技術(shù)是機(jī)電一體化的核心部分，提高運(yùn)動(dòng)控制技術(shù)水平對于提高我國的機(jī)電一體化技術(shù)具有至關(guān)重要的作用。運(yùn)動(dòng)控制技術(shù)的發(fā)展是制造自動(dòng)化前進(jìn)的旋律，是推動(dòng)新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。對于數(shù)控系統(tǒng)來說，最重要的是控制各個(gè)電機(jī)軸的運(yùn)動(dòng)，這是運(yùn)動(dòng)控制器接收并依照數(shù)控裝置的指令來控制各個(gè)電機(jī)軸運(yùn)動(dòng)從而實(shí)現(xiàn)數(shù)控加工的，數(shù)據(jù)加工中的定位控制精度、速度調(diào)節(jié)的性能等重要指標(biāo)都與運(yùn)動(dòng)控制器直接相關(guān)。目前對數(shù)控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進(jìn)、伺服電機(jī)進(jìn)行控制的運(yùn)動(dòng)控制卡的研究。對PC-NC來說，運(yùn)動(dòng)控制卡的性能很大程度上決定了整個(gè)數(shù)控系統(tǒng)的性能，而微電子和數(shù)字信號處理技術(shù)的發(fā)展及其應(yīng)用，使運(yùn)動(dòng)控制卡的性能得到了不斷改進(jìn)，集成度和可靠性大大提高。本課題通過對運(yùn)動(dòng)控制技術(shù)的深入研究，并針對國內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀，結(jié)合當(dāng)前運(yùn)動(dòng)控制領(lǐng)域的具體需要，緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢，吸收了數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡。本課題的具體研究主要有以下幾方面：首先，通過對運(yùn)動(dòng)控制卡及運(yùn)動(dòng)控制系統(tǒng)等行業(yè)現(xiàn)狀的全面調(diào)研，和對運(yùn)動(dòng)控制技術(shù)的深入學(xué)習(xí)，在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上，提出了基于FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案，并規(guī)劃了板卡的總體設(shè)計(jì)。其次，根據(jù)總體設(shè)計(jì)，規(guī)劃了板卡的結(jié)構(gòu)，詳細(xì)劃分并實(shí)現(xiàn)了FPGA各部分的功能；利用光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路。再次，利用FPGA的資源實(shí)現(xiàn)了PCI從設(shè)備接口，達(dá)到跟控制卡通信的目的，針對運(yùn)動(dòng)控制中的一些具體問題，如運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等，在FPGA上設(shè)計(jì)了四軸運(yùn)動(dòng)控制電路，定義了各個(gè)寄存器的具體功能，設(shè)計(jì)了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等，自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A／B相編碼器倍頻計(jì)數(shù)電路等特殊功能。最后，進(jìn)行了本運(yùn)動(dòng)控制卡的測試，從測試和應(yīng)用結(jié)果來看，該卡達(dá)到預(yù)期的要求。

標(biāo)簽： FPGA PCI 接口

上傳時(shí)間： 2013-07-27

上傳用戶：zgu489
FPGA技術(shù)在全數(shù)字化超聲診斷儀中的應(yīng)用研究

數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù)，但是我們可以說現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用，例如數(shù)字通信和相控雷達(dá)領(lǐng)域。在研究現(xiàn)代超聲成像原理的基礎(chǔ)上，我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能，同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們詳細(xì)分析討論了B 超中，全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們設(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率，仿真結(jié)果表明資源使用合理且訪問時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象，可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲等功能模塊，功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ)，將加快其研發(fā)和制造進(jìn)程，為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來新思路。

標(biāo)簽： FPGA 全數(shù)字中的應(yīng)用超聲診斷儀

上傳時(shí)間： 2013-06-18

上傳用戶：hfmm633
基于ARM的嵌入式USB主機(jī)系統(tǒng)的研究

近年來，嵌入式Internet遠(yuǎn)程測控系統(tǒng)已成為計(jì)算機(jī)控制領(lǐng)域一個(gè)重要組成部分，它將計(jì)算機(jī)網(wǎng)絡(luò)、通信與自動(dòng)控制技術(shù)相結(jié)合并成為新興的研究熱點(diǎn)。通過嵌入式Internet控制系統(tǒng)，用戶只要在有網(wǎng)絡(luò)接入的地方，就可以對與網(wǎng)絡(luò)連接的任何現(xiàn)場設(shè)備進(jìn)行遠(yuǎn)程測控。嵌入式系統(tǒng)可以根據(jù)應(yīng)用進(jìn)行軟硬件的定制，特別適用于對成本、體積、功耗有嚴(yán)格要求的各種遠(yuǎn)程測控設(shè)備。該項(xiàng)技術(shù)的研究具有廣闊的應(yīng)用前景。嵌入式Web遠(yuǎn)程監(jiān)控不同于以往的C/S和B/S網(wǎng)絡(luò)監(jiān)控技術(shù)，它通常采用嵌入式系統(tǒng)作為Web服務(wù)器，使得系統(tǒng)的成本大大降低，且設(shè)備體積小巧，便于安裝、易于維護(hù)，安全可靠，此技術(shù)自問世以來得到了業(yè)界的廣泛關(guān)注，各式各樣的解決方案和實(shí)現(xiàn)方式層出不窮。本文提出了一種基于ARM的嵌入式網(wǎng)絡(luò)控制系統(tǒng)。該系統(tǒng)以嵌入式Boa服務(wù)器作為遠(yuǎn)程信號的傳輸平臺。首先對網(wǎng)絡(luò)的系統(tǒng)結(jié)構(gòu)和工作原理作了詳細(xì)介紹，然后對嵌入式網(wǎng)絡(luò)控制系統(tǒng)的實(shí)現(xiàn)作了深入的探討和研究。整個(gè)嵌入式網(wǎng)絡(luò)控制系統(tǒng)主要?jiǎng)澐譃槿齻€(gè)部分：嵌入式網(wǎng)絡(luò)控制系統(tǒng)硬件設(shè)計(jì)；嵌入式網(wǎng)絡(luò)控制器的軟件設(shè)計(jì)；嵌入式網(wǎng)絡(luò)控制系統(tǒng)Web服務(wù)器實(shí)現(xiàn)。系統(tǒng)選用主流的ARM微處理器LPC2210作為系統(tǒng)主控制器，并根據(jù)需要給出了具體的硬件電路設(shè)計(jì)，包括：存儲器接口電路、網(wǎng)絡(luò)接口電路、串行通信接口電路以及信號調(diào)理電路設(shè)計(jì)。鑒于μ Clinux對ARM技術(shù)的有力支持，且μ Clinux具有內(nèi)核可裁減、網(wǎng)絡(luò)功能強(qiáng)大、低成本、代碼開放等特點(diǎn)，通過對μ Clinux的裁減、配置和編譯，成功地將μ Clinux移植到LPC2210中。然后完成設(shè)備驅(qū)動(dòng)開發(fā)、嵌入式網(wǎng)絡(luò)控制系統(tǒng)Boa服務(wù)器的構(gòu)建及系統(tǒng)應(yīng)用開發(fā)。該嵌入式網(wǎng)絡(luò)控制系統(tǒng)融合監(jiān)控網(wǎng)與信息網(wǎng)，實(shí)現(xiàn)了遠(yuǎn)程分布式測控和通訊。系統(tǒng)穩(wěn)定性高、實(shí)時(shí)性好、性價(jià)比高，具有廣泛的應(yīng)用價(jià)值，適用于工業(yè)、交通、電力、能源等眾多控制領(lǐng)域。

標(biāo)簽： ARM USB 嵌入式主機(jī)系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：xc216
基于ARM的嵌入式網(wǎng)絡(luò)控制系統(tǒng)研究

近年來，嵌入式Internet遠(yuǎn)程測控系統(tǒng)已成為計(jì)算機(jī)控制領(lǐng)域一個(gè)重要組成部分，它將計(jì)算機(jī)網(wǎng)絡(luò)、通信與自動(dòng)控制技術(shù)相結(jié)合并成為新興的研究熱點(diǎn)。通過嵌入式Internet控制系統(tǒng)，用戶只要在有網(wǎng)絡(luò)接入的地方，就可以對與網(wǎng)絡(luò)連接的任何現(xiàn)場設(shè)備進(jìn)行遠(yuǎn)程測控。嵌入式系統(tǒng)可以根據(jù)應(yīng)用進(jìn)行軟硬件的定制，特別適用于對成本、體積、功耗有嚴(yán)格要求的各種遠(yuǎn)程測控設(shè)備。該項(xiàng)技術(shù)的研究具有廣闊的應(yīng)用前景。嵌入式Web遠(yuǎn)程監(jiān)控不同于以往的C/S和B/S網(wǎng)絡(luò)監(jiān)控技術(shù)，它通常采用嵌入式系統(tǒng)作為Web服務(wù)器，使得系統(tǒng)的成本大大降低，且設(shè)備體積小巧，便于安裝、易于維護(hù)，安全可靠，此技術(shù)自問世以來得到了業(yè)界的廣泛關(guān)注，各式各樣的解決方案和實(shí)現(xiàn)方式層出不窮。本文提出了一種基于ARM的嵌入式網(wǎng)絡(luò)控制系統(tǒng)。該系統(tǒng)以嵌入式Boa服務(wù)器作為遠(yuǎn)程信號的傳輸平臺。首先對網(wǎng)絡(luò)的系統(tǒng)結(jié)構(gòu)和工作原理作了詳細(xì)介紹，然后對嵌入式網(wǎng)絡(luò)控制系統(tǒng)的實(shí)現(xiàn)作了深入的探討和研究。整個(gè)嵌入式網(wǎng)絡(luò)控制系統(tǒng)主要?jiǎng)澐譃槿齻€(gè)部分：嵌入式網(wǎng)絡(luò)控制系統(tǒng)硬件設(shè)計(jì)；嵌入式網(wǎng)絡(luò)控制器的軟件設(shè)計(jì)；嵌入式網(wǎng)絡(luò)控制系統(tǒng)Web服務(wù)器實(shí)現(xiàn)。系統(tǒng)選用主流的ARM微處理器LPC2210作為系統(tǒng)主控制器，并根據(jù)需要給出了具體的硬件電路設(shè)計(jì)，包括：存儲器接口電路、網(wǎng)絡(luò)接口電路、串行通信接口電路以及信號調(diào)理電路設(shè)計(jì)。鑒于μ Clinux對ARM技術(shù)的有力支持，且μ Clinux具有內(nèi)核可裁減、網(wǎng)絡(luò)功能強(qiáng)大、低成本、代碼開放等特點(diǎn)，通過對μ Clinux的裁減、配置和編譯，成功地將μ Clinux移植到LPC2210中。然后完成設(shè)備驅(qū)動(dòng)開發(fā)、嵌入式網(wǎng)絡(luò)控制系統(tǒng)Boa服務(wù)器的構(gòu)建及系統(tǒng)應(yīng)用開發(fā)。該嵌入式網(wǎng)絡(luò)控制系統(tǒng)融合監(jiān)控網(wǎng)與信息網(wǎng)，實(shí)現(xiàn)了遠(yuǎn)程分布式測控和通訊。系統(tǒng)穩(wěn)定性高、實(shí)時(shí)性好、性價(jià)比高，具有廣泛的應(yīng)用價(jià)值，適用于工業(yè)、交通、電力、能源等眾多控制領(lǐng)域。

標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 控制系統(tǒng)研究

上傳時(shí)間： 2013-06-13

上傳用戶：牛津鞋
基于FPGA的計(jì)算機(jī)可編程外圍接口芯片的設(shè)計(jì)與實(shí)現(xiàn)

隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.

標(biāo)簽： FPGA 計(jì)算機(jī) 可編程外圍接口

上傳時(shí)間： 2013-06-08

上傳用戶：asddsd
可重構(gòu)FPGA通訊糾錯(cuò)進(jìn)化電路及其實(shí)現(xiàn)

ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.

標(biāo)簽： FPGA 可重構(gòu) 通訊糾錯(cuò)

上傳時(shí)間： 2013-07-01

上傳用戶：myworkpost