基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數(shù)字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數(shù)模轉換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態(tài)范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調制器的設計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩(wěn)定的高階高精度調制器的設計流程；并據(jù)此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創(chuàng)新性地提出了∑-△調制器的一種高效率流水線實現(xiàn)結構。分析表明，與其他常見的∑-△調制器實現(xiàn)結構相比，本方案具有結構簡單、運算單元少等優(yōu)點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數(shù)據(jù)轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
論文設計了一種FPGA結構描述方法，解決了FPGA建模問題。FPGA結構描述方法包含邏輯單元信息，互連線信息等10部分。當采用不同的FPGA芯片進行布局布線時，只需要使用結構描述方法重新定義這種FPGA芯片的結構，不需要改變布局布線工具。 為了配合FPGA編程下載，論文改進了劃分網表算法，能夠生成LUT配置信息文件。改進了布局布線算法，能夠支持更多的商用FPGA結構特征，開發(fā)的布局布線工具在可布通性上和VPR接近，布局階段能夠減少21％的邏輯單元交換次數(shù)，它在布局布線之后生成內部連接信息，布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持，可以生成位流文件下載到FPGA中。
上傳時間： 2013-07-29
上傳用戶：氣溫達上千萬的
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結構來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
c8051f 例程，幾個例程，對初學者有用。
標簽： c8051f
上傳時間： 2013-07-03
上傳用戶：dsgkjgkjg
這個是在KEIL MDK下開發(fā)的ARM例程，里面有工程源代碼，可以作為初學者參考學習之用，還不錯^_^
上傳時間： 2013-06-25
上傳用戶：yjmyjm
可調恒壓恒流維修電源制作，適合一般初學者制作使用
標簽： 30 恒壓 可調穩(wěn)壓電源 恒流
上傳時間： 2013-05-21
上傳用戶：xhz1993
高性能ADC產品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間： 2013-06-07
上傳用戶：gps6888
·F2812電機控制例程(內附有詳細工程文件)
上傳時間： 2013-06-13
上傳用戶：exxxds
軟件通信體系架構(SCA)可以實現(xiàn)一個具有開放性、標準化、模塊化的通用軟件無線電平臺，從而使軟件無線電平臺的成本得到顯著降低，應用靈活性得到極大增強。雖然SCA通過CORBA機制很好地解決了通用處理器設備波形組件的互連互通和可移植問題，但是這種機制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統(tǒng)中的作用越來越突出。因此，如何在SCA系統(tǒng)中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當前軟件無線電研究領域中一個非常重要的研究課題。 論文首先通過對現(xiàn)有的旨在解決FPGA波形可移植性的協(xié)議和規(guī)范進行了研究，深入分析了它們的優(yōu)缺點。接下來對MHAL規(guī)范、CP289協(xié)議、OCP接口規(guī)范中的方法加以融合和優(yōu)化，提出了新的FPGA可移植波形結構。這個結構既為FPGA波形設計了標準的通信接口，又實現(xiàn)了波形應用的分離，同時還通過OCP接口實現(xiàn)了波形組件運行環(huán)境的標準化，真正實現(xiàn)了波形的可移植。 其次，論文根據(jù)提出的波形結構，結合CP289協(xié)議中的操作要求，在原本過于簡單的MHAL消息格式的基礎上進行了細化，同時具體給出了MHAL消息封裝結構和MHAL消息解析結構的處理流程，實現(xiàn)了FPGA波形在SCA系統(tǒng)中的標準通信。論文通過對CP289協(xié)議的深入研究，結合實際工程應用，提出了具體化的容器結構，并進一步進行了容器中組件控制模塊、互連模塊和本地服務模塊的設計，實現(xiàn)了波形應用的分離。論文以OCP規(guī)范為基礎，依據(jù)CP289協(xié)議中對組件接口的約束，設計了幾種典型的組件OCP接口，使得波形組件設計與系統(tǒng)實現(xiàn)相分離，并真正實現(xiàn)了波形運行環(huán)境的標準化。 最后，論文根據(jù)所設計的波形結構和組件接口設計了一個FPGA驗證波形，通過波形的實現(xiàn)，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗證了論文所設計的FPGA波形是與SCA兼容的。另外，通過對波形組件移植試驗，驗證了所設計的波形結構和組件接口能夠為波形組件提供很好的可移植性。
上傳時間： 2013-04-24
上傳用戶：moonkoo7
·論文摘要：利用聲卡DSP技術和LabVIEW多線程技術，提出了一種基于聲卡的數(shù)據(jù)采集與分析的廉價設計方案，具有實現(xiàn)簡單、界面友好、性能穩(wěn)定可靠等優(yōu)點。在LabVIEW環(huán)境中實現(xiàn)了音頻信號的采集分析及數(shù)據(jù)存盤重載。PC上配置多塊聲卡即可構成實時、高信噪比的多通道數(shù)據(jù)采集系統(tǒng)。可以推廣到語音識別、環(huán)境噪聲監(jiān)測和實驗室測量等多種領域，應用前景廣闊。
上傳時間： 2013-06-18
上傳用戶：changeboy
