Activesync Mobile 的同步軟件開發(fā)例子
標(biāo)簽: Activesync Mobile 軟件開發(fā)
上傳時(shí)間: 2017-04-01
上傳用戶:685
支持IE 手機(jī)同步訪問的WAP論壇社區(qū)程序
標(biāo)簽: WAP 手機(jī) 訪問 論壇
上傳時(shí)間: 2013-12-05
上傳用戶:huannan88
這是從網(wǎng)上下載修改LED點(diǎn)光源上用的七彩同步源程序
標(biāo)簽: LED 修改 點(diǎn)光源
上傳時(shí)間: 2017-04-04
上傳用戶:haoxiyizhong
AVR單片機(jī)SPI的串行ADC接口的設(shè)計(jì) SPI(SerialPeripheralInterface---串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口,允許MCU與各種外圍設(shè)備以串行方式進(jìn)行通信、數(shù)據(jù)交換,廣泛應(yīng)用于各種工業(yè)控制領(lǐng)域。 MAX187用采樣/保持電路和逐位比較寄存器將輸入的模擬信號(hào)轉(zhuǎn)換為12位的數(shù)字信號(hào),其采樣/保持電路不需要外接電容。MAX187有2種操作模式:正常模式和休眠模式,將置為低電平進(jìn)入休眠模式,這時(shí)的電流消耗降到10μA以下。置為高電平或懸空進(jìn)入正常操作模式。
標(biāo)簽: SerialPeripheralInterface SPI AVR ADC
上傳用戶:zsjzc
使用Verilog編寫的同步FIFO,可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度,F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù), FIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡(jiǎn)單實(shí)用。
標(biāo)簽: Verilog FIFO 編寫
上傳時(shí)間: 2017-04-08
上傳用戶:離殤
基于IEEE802_11aOFDM同步算法的FPGA實(shí)現(xiàn).pdf
標(biāo)簽: aOFDM IEEE FPGA 802
上傳時(shí)間: 2013-12-25
上傳用戶:chenlong
mobile 實(shí)現(xiàn)客戶端數(shù)據(jù)同步的例子! (sqlce 數(shù)據(jù)庫)
標(biāo)簽: mobile sqlce 數(shù)據(jù) 同步的
上傳時(shí)間: 2017-04-12
上傳用戶:ryb
實(shí)現(xiàn)fifo的基本功能。使用Verilog能夠?qū)崿F(xiàn)的同步數(shù)據(jù)先入先出功能,簡(jiǎn)單易懂,并帶有相應(yīng)的測(cè)試文件
標(biāo)簽: Verilog fifo 數(shù)據(jù)
上傳時(shí)間: 2013-12-10
上傳用戶:陽光少年2016
藍(lán)牙同步協(xié)議資料,對(duì)藍(lán)牙開發(fā)人員不可多得資料
標(biāo)簽: 藍(lán)牙 同步協(xié)議
上傳時(shí)間: 2014-01-20
上傳用戶:許小華
基于Simulink的整流濾波電路仿真,通過選擇不同的電抗元件,得到最為理想的濾波效果。
標(biāo)簽: Simulink 整流濾波 電路仿真
上傳用戶:leixinzhuo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1