-
生物識(shí)別技術(shù)是根據(jù)人體自身所固有的生理特征或行為特征來進(jìn)行身份識(shí)別。與傳統(tǒng)識(shí)別方法相比，生物特征的身份識(shí)別技術(shù)不存在攜帶不便、丟失、遺忘等問題。虹膜識(shí)別以其精確度高、穩(wěn)定性好、高獨(dú)特性、非接觸等特點(diǎn)作為一種新興的生物識(shí)別技術(shù)使它受到國內(nèi)外研究人員的重視。 近年虹膜識(shí)別理論的發(fā)展十分迅速，到目前為止已經(jīng)有虹膜識(shí)別系統(tǒng)投入了商業(yè)應(yīng)用，但大多數(shù)此類系統(tǒng)都需要PC作為運(yùn)行平臺(tái)而缺乏靈活性。但是嵌入式應(yīng)用是虹膜識(shí)別技術(shù)走向?qū)嶋H應(yīng)用的必然趨勢。因此本文提出了一個(gè)利用DSP+ARM實(shí)現(xiàn)虹膜識(shí)別嵌入式應(yīng)用的一個(gè)方案。本系統(tǒng)由6個(gè)模塊組成：電源管理和監(jiān)控、虹膜圖像采集、虹膜圖像處理(DSP)、存儲(chǔ)器(SDRAM和FLASH)、人機(jī)交互(ARM)以及數(shù)據(jù)傳輸部分。 在硬件設(shè)計(jì)方面介紹了DSP的有關(guān)知識(shí)和DSP系統(tǒng)硬件設(shè)計(jì)的過程，講解了DSP系統(tǒng)各硬件模塊的設(shè)計(jì)與調(diào)試。在軟件設(shè)計(jì)方面介紹了利用CCS開發(fā)的設(shè)計(jì)流程和調(diào)試經(jīng)驗(yàn)并且對于如何固化代碼使系統(tǒng)硬件自舉進(jìn)行詳細(xì)闡述，另外還介紹了如何基于WINCE利用ARM系統(tǒng)進(jìn)行人機(jī)界面快速開發(fā)。 最后，文章對未來工作方向進(jìn)行了簡要的說明。
標(biāo)簽：
DSP
ARM
虹膜識(shí)別
系統(tǒng)設(shè)計(jì)
上傳時(shí)間：
2013-04-24
上傳用戶：hwl453472107
-
由于永磁伺服電機(jī)具有轉(zhuǎn)子轉(zhuǎn)動(dòng)慣量 小，響應(yīng)速度快，效率高，功率密度高，電機(jī)體積小，消除電刷而減少噪音和維護(hù)等其他電機(jī)難以比擬的優(yōu)點(diǎn)，在高性能位置伺服領(lǐng)域，尤其為伺服電機(jī)組成的伺服系統(tǒng)應(yīng)用越來越廣泛。 永磁無刷電機(jī)有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機(jī)的伺服系統(tǒng) 目前實(shí)現(xiàn)永磁同步電動(dòng)機(jī)的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實(shí)現(xiàn)位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅(qū)動(dòng)要求，基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運(yùn)動(dòng)控制芯片，設(shè)計(jì)了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結(jié)構(gòu)簡單，編程任務(wù)小，開發(fā)周期短等優(yōu)點(diǎn)，對其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
標(biāo)簽：
IRMCK
DSP
201
CPU
上傳時(shí)間：
2013-06-07
上傳用戶：zgu489
-
UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號(hào)失真或者受到噪聲污染有可能導(dǎo)致鐵路信號(hào)設(shè)備錯(cuò)誤動(dòng)作進(jìn)而發(fā)生行車事故。通過對鐵路信號(hào)做出監(jiān)測以及判斷，可以幫助信號(hào)設(shè)備維護(hù)人員對故障設(shè)備進(jìn)行及時(shí)修復(fù)從而避免事故發(fā)生。 本文設(shè)計(jì)了一種基于ARM/DSP雙核結(jié)構(gòu)的鐵路信號(hào)測試儀，用以幫助設(shè)備維護(hù)人員及時(shí)檢修故障設(shè)備。其中，DSP芯片選用TI公司的32位浮點(diǎn)處理器TMS320VC33作為信號(hào)分析與處理的核心，實(shí)現(xiàn)信號(hào)的解調(diào)、頻譜分析和細(xì)化處理等功能。本測試儀作為一種實(shí)時(shí)的信號(hào)檢測設(shè)備，充分利用了浮點(diǎn)DSP芯片高效靈活以及系統(tǒng)可裁減的特性，因而更適合于現(xiàn)場環(huán)境的應(yīng)用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內(nèi)25Hz相敏軌道電路，實(shí)現(xiàn)對移頻信號(hào)的數(shù)字解調(diào)、區(qū)間載波頻率檢測、信號(hào)幅度檢測、站內(nèi)軌道信號(hào)的相位角及其幅度檢測等功能。 本文著重分析了頻譜細(xì)化技術(shù)中的ZFFT算法在實(shí)時(shí)信號(hào)分析中的應(yīng)用，采用ZFFT算法可以在保證運(yùn)算效率的同時(shí)提高頻譜的分辨率。在此基礎(chǔ)上，本文就這種算法提出了若干改進(jìn)措施并且通過MATLAB對該算法及其改進(jìn)措施進(jìn)行了軟件仿真。同時(shí)本文完成了基于這種算法的DSP軟件設(shè)計(jì)：為了提高系統(tǒng)實(shí)時(shí)性，DSP算法均采用匯編語言實(shí)現(xiàn)。理論分析和實(shí)驗(yàn)表明調(diào)制頻率的分辨率可以達(dá)到0.03Hz，滿足實(shí)際應(yīng)用要求。此外，本文設(shè)計(jì)了測試儀的硬件結(jié)構(gòu)，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個(gè)接口電路的通信規(guī)程。
標(biāo)簽：
DSP
ARM
鐵路信號(hào)
試儀設(shè)計(jì)
上傳時(shí)間：
2013-06-29
上傳用戶：qazwsxedc
-
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號(hào)處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號(hào)處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號(hào)處理器中的應(yīng)用,使用VHDL語言設(shè)計(jì)FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計(jì)數(shù)、方位計(jì)數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報(bào)表等功能.長時(shí)間的成功試驗(yàn)表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號(hào)處理器在3毫秒內(nèi)可以同時(shí)處理四個(gè)重疊應(yīng)答,計(jì)算所接收的每一個(gè)脈沖的到達(dá)方向,得到真實(shí)脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個(gè)重要意義是對傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號(hào)處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個(gè)方面有質(zhì)的飛躍.
標(biāo)簽：
FPGA
DSP
二次雷達(dá)
處理器
上傳時(shí)間：
2013-04-24
上傳用戶：gokk
-
近年來，基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)己成為新一代運(yùn)動(dòng)控制系統(tǒng)的主流。基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)不僅具有信息處理能力強(qiáng)，而且具有開放性、實(shí)時(shí)性、可靠性的特點(diǎn)，因此在機(jī)器人運(yùn)動(dòng)控制領(lǐng)域具有重要的應(yīng)用價(jià)值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計(jì)與制作出發(fā)，主要進(jìn)行機(jī)器人的運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)和研究。文章首先提出了多種運(yùn)動(dòng)控制系統(tǒng)的實(shí)現(xiàn)方案。根據(jù)它們的優(yōu)缺點(diǎn)，選定以DSP和FPGA為核心進(jìn)行運(yùn)動(dòng)控制系統(tǒng)平臺(tái)的設(shè)計(jì)。 論文詳細(xì)研究了以DSP和FPGA為核心實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)的軟、硬件設(shè)計(jì)，利用DSP實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號(hào)處理電路，并對以上電路系統(tǒng)進(jìn)行了功能仿真和時(shí)序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運(yùn)動(dòng)控制系統(tǒng)不僅實(shí)現(xiàn)了設(shè)計(jì)功能要求，同時(shí)提高了機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的開放性、實(shí)時(shí)性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
標(biāo)簽：
FPGA
DSP
機(jī)器人
運(yùn)動(dòng)控制系統(tǒng)
上傳時(shí)間：
2013-06-22
上傳用戶：debuchangshi
-
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動(dòng)控制平臺(tái)的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動(dòng)控制系統(tǒng)平臺(tái).以上述平臺(tái)為基礎(chǔ),設(shè)計(jì)了一個(gè)基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿足用戶對系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線修改以及故障綜合,并滿足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶對系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽：
FPGA
DSP
開放式
運(yùn)動(dòng)控制平臺(tái)
上傳時(shí)間：
2013-04-24
上傳用戶：ainimao
-
該課題通過對開放式數(shù)控技術(shù)的全面調(diào)研和對運(yùn)動(dòng)控制技術(shù)的深入研究,并針對國內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢,吸收了世界開放式數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡.該論文主要內(nèi)容如下:首先,通過對制造業(yè)、開放式數(shù)控系統(tǒng)、運(yùn)動(dòng)控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對運(yùn)動(dòng)系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對運(yùn)動(dòng)控制中的一些具體問題,如高速、高精度、運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等,在FPGA上設(shè)計(jì)了功能相互獨(dú)立的四軸運(yùn)動(dòng)控制電路,仔細(xì)規(guī)劃并定義了各個(gè)寄存器的具體功能,設(shè)計(jì)了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等,完全實(shí)現(xiàn)了S-曲線升降速運(yùn)動(dòng)、自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A/B相編碼器倍頻計(jì)數(shù)電路等特殊功能.再次,介紹了DSP在運(yùn)動(dòng)控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實(shí)現(xiàn)進(jìn)行了框架性的設(shè)計(jì).然后,根據(jù)光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計(jì)了四路模擬輸出電路;實(shí)現(xiàn)了PCI接口電路的設(shè)計(jì);并針對常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運(yùn)動(dòng)控制卡強(qiáng)大的運(yùn)動(dòng)控制功能,并針對激光雕刻行業(yè)進(jìn)行大幅圖形掃描時(shí)需要實(shí)時(shí)處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實(shí)現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進(jìn)行大幅圖形的實(shí)時(shí)處理.
標(biāo)簽：
FPGA
DSP
運(yùn)動(dòng)控制
上傳時(shí)間：
2013-06-09
上傳用戶：youlongjian0
-
近年來，隨著生物識(shí)別技術(shù)的興起，虹膜識(shí)別技術(shù)被日益關(guān)注。由于虹膜識(shí)別技術(shù)對個(gè)體識(shí)別具有高度的可靠性，已成為目前生物識(shí)別中最有發(fā)展前景的識(shí)別技術(shù)之一。與其它生物識(shí)別技術(shù)相比，虹膜識(shí)別技術(shù)具有唯一性、穩(wěn)定性、非侵犯性、不易偽造性和活體特性等優(yōu)勢。因此，虹膜識(shí)別技術(shù)具有廣闊的使用前景和很好的經(jīng)濟(jì)效益，越來越受到國內(nèi)外有關(guān)研究人員的重視。 目前，虹膜識(shí)別產(chǎn)品大多都是基于PC平臺(tái)的，在便攜性、穩(wěn)定性和安全性方面還存在一些問題。為了克服以上的缺點(diǎn)，本文構(gòu)架了基于DSP和FPGA的嵌入式虹膜識(shí)別硬件平臺(tái)，使虹膜識(shí)別技術(shù)可應(yīng)用與更多的領(lǐng)域。 本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)嵌入式硬件系統(tǒng)，包括DSP處理器、FPGA、COMS圖像傳感器、人機(jī)交互接口和通信接口。同時(shí)，還編寫了各硬件模塊的驅(qū)動(dòng)程序。另外，由于系統(tǒng)中DSP工作頻率為300Mhz，另外有些器件工作在100Mhz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．在FPGA設(shè)計(jì)中，編寫Verilog程序，完成了虹膜圖像采集模塊、乒乓存儲(chǔ)器切換模塊、圖像采樣模塊以及將采樣后的圖像顯示在TFT彩色液晶上的模塊，最終實(shí)現(xiàn)了虹膜圖像實(shí)時(shí)顯示系統(tǒng)。此外，還設(shè)計(jì)實(shí)現(xiàn)了用于和DSP通信的HPI接口模塊。 3．完成了部分系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用DSP/BIOS實(shí)時(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了虹膜識(shí)別功能。 最終，本文實(shí)現(xiàn)了系統(tǒng)設(shè)計(jì)，本設(shè)計(jì)可以快速有效的進(jìn)行虹膜識(shí)別。同時(shí)，由于本系統(tǒng)采用模塊化的軟硬件設(shè)計(jì)技術(shù)，使系統(tǒng)便于快速應(yīng)用于各種場合。
標(biāo)簽：
FPGA
DSP
虹膜識(shí)別
上傳時(shí)間：
2013-04-24
上傳用戶：qlpqlq
-
文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣，電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
標(biāo)簽：
FPGA
DSP
數(shù)字化
開關(guān)電源
上傳時(shí)間：
2013-06-21
上傳用戶：498732662
-
本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計(jì)算機(jī)高精度、高性能的要求，設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對導(dǎo)航計(jì)算機(jī)的需求后，提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號(hào)的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上，首先對 DSP和FPGA芯片進(jìn)行選型，其次對實(shí)現(xiàn)各個(gè)功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲(chǔ)模塊，開發(fā)過程中做了大量的仿真和驗(yàn)證，最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào)，并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明：系統(tǒng)能夠?qū)崟r(shí)采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明，機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的，可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度，實(shí)現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價(jià)值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計(jì)算機(jī)，DSP,FPGA
標(biāo)簽：
FPGA
DSP
機(jī)載
導(dǎo)航計(jì)算機(jī)
上傳時(shí)間：
2013-07-25
上傳用戶：cc1915
