本文介紹了在大規(guī)模FPGA設(shè)計(jì)中可以提高綜合效率和效果的多點(diǎn)綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計(jì)者和Synplify pro的用戶閱讀。
標(biāo)簽： FPGA 大規(guī)模 多點(diǎn)
上傳時間： 2013-11-04
上傳用戶：變形金剛
基于Actel FPGA 的多串口擴(kuò)展設(shè)計(jì)采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計(jì)，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計(jì)靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計(jì)
上傳時間： 2013-11-03
上傳用戶：924484786
【摘要】本文結(jié)合作者多年的印制板設(shè)計(jì)經(jīng)驗(yàn)，著重印制板的電氣性能，從印制板穩(wěn)定性、可靠性方面，來討論多層印制板設(shè)計(jì)的基本要求。【關(guān)鍵詞】印制電路板；表面貼裝器件；高密度互連；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導(dǎo)線和裝配焊接電子元件用的焊盤組成，既具有導(dǎo)通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術(shù)）的不斷發(fā)展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產(chǎn)品更加智能化、小型化，因而推動了PCB工業(yè)技術(shù)的重大改革和進(jìn)步。自1991年IBM公司首先成功開發(fā)出高密度多層板（SLC）以來，各國各大集團(tuán)也相繼開發(fā)出各種各樣的高密度互連（HDI）微孔板。這些加工技術(shù)的迅猛發(fā)展，促使了PCB的設(shè)計(jì)已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設(shè)計(jì)靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟(jì)性能，現(xiàn)已廣泛應(yīng)用于電子產(chǎn)品的生產(chǎn)制造中。下面，作者以多年設(shè)計(jì)印制板的經(jīng)驗(yàn)，著重印制板的電氣性能，結(jié)合工藝要求，從印制板穩(wěn)定性、可靠性方面，來談?wù)劧鄬又瓢逶O(shè)計(jì)的基本要領(lǐng)。
上傳時間： 2013-10-08
上傳用戶：zhishenglu
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨(dú)立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-17
上傳用戶：123456wh
目前通信領(lǐng)域正處于急速發(fā)展階段，由于新的需 求層出不窮，促使新的業(yè)務(wù)不斷產(chǎn)生，因而導(dǎo)致頻率資源越來越緊張。在有限的帶寬里要傳輸大量的多媒體數(shù)據(jù)，提高頻譜利用率成為當(dāng)前至關(guān)重要的課題，否則將 很難容納如此眾多的業(yè)務(wù)。正交幅度調(diào)制(QAM)由于具有很高的頻譜利用率被DVB-C等標(biāo)準(zhǔn)選做主要的調(diào)制技術(shù)。與多進(jìn)制PSK(MPSK)調(diào)制不 同，OAM調(diào)制采取幅度與相位相結(jié)合的方式，因而可以更充分地利用信號平面，從而在具有高頻譜利用效率的同時可以獲得比MPSK更低的誤碼率。 但仔細(xì)分析可以發(fā)現(xiàn)QAM調(diào)制仍存在著頻繁的相位跳變，相位跳變會產(chǎn)生較大的諧波分量，因此如果能夠在保證QAM調(diào)制所需的相位區(qū)分度的前提下，盡量減少 或消除這種相位跳變，就可以大大抑制諧波分量，從而進(jìn)一步提高頻譜利用率，同時又不影響QAM的解調(diào)性能。文獻(xiàn)中提出了針對QPSK調(diào)制的相位連續(xù)化方 法，本文借鑒該方法，提出連續(xù)相位QAM調(diào)制技術(shù)，并針對QAM調(diào)制的特點(diǎn)在電路設(shè)計(jì)時作了改進(jìn)。
標(biāo)簽： FPGA QAM 相位 調(diào)制技術(shù)
上傳時間： 2013-10-17
上傳用戶：lalaruby
教學(xué)提示：前章介紹的基本邏輯指令和梯形圖主要用于設(shè)計(jì)滿足一般控制要求的PLC程序。對于復(fù)雜控制系統(tǒng)來說，系統(tǒng)輸入輸出點(diǎn)數(shù)較多，工藝復(fù)雜，每一工序的自鎖要求及工序與工序間的相互連鎖關(guān)系也復(fù)雜，直接采用邏輯指令和梯形圖進(jìn)行設(shè)計(jì)較為困難。在實(shí)際控制系統(tǒng)中，可將生產(chǎn)過程的控制要求以工序劃分成若干段，每一個工序完成一定的功能，在滿足轉(zhuǎn)移條件后，從當(dāng)前工序轉(zhuǎn)移到下道工序，這種控制通常稱為順序控制。為了方便地進(jìn)行順序控制設(shè)計(jì)，許多可編程控制器設(shè)置有專門用于順序控制或稱為步進(jìn)控制的指令，F(xiàn)X2N PLC在基本邏輯指令之外增加了兩條步進(jìn)指令，同時輔之以大量的狀態(tài)器S，結(jié)合狀態(tài)轉(zhuǎn)移圖就很容易編出復(fù)雜的順序控制程序 教學(xué)要求：本章要求學(xué)生熟練掌握FX2N的步進(jìn)指令和狀態(tài)轉(zhuǎn)移圖的功能、應(yīng)用范圍和使用方法。重點(diǎn)讓學(xué)生掌握步進(jìn)指令和狀態(tài)轉(zhuǎn)移圖編程的規(guī)則、步驟與編程方法，并能編寫一些工程控制程序 第四章 狀態(tài)轉(zhuǎn)移圖及步進(jìn)指令 5.1 狀態(tài)轉(zhuǎn)移圖5.2 步進(jìn)梯形圖及步進(jìn)指令5.2.1 步進(jìn)梯形圖5.2.2 步進(jìn)指令5.3 步進(jìn)梯形圖指令編程基本方法5.4 狀態(tài)轉(zhuǎn)移圖常見流程狀態(tài)得編程5.4.1 單流程狀態(tài)編程5.4.2 跳轉(zhuǎn)與重復(fù)狀態(tài)編程5.4.3 選擇分支與匯合狀態(tài)編程5.4.4 并行分支與匯合狀態(tài)5.4.5 分支與匯合得組合5.5 狀態(tài)轉(zhuǎn)移圖及步進(jìn)指令的應(yīng)用實(shí)例
標(biāo)簽： 狀態(tài)轉(zhuǎn)移 步進(jìn) 指令
上傳時間： 2013-11-05
上傳用戶：釣鰲牧馬
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-17
上傳用戶：hxy200501
本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時間： 2013-11-10
上傳用戶：hz07104032
現(xiàn)代的電子設(shè)計(jì)和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場的時間要求給設(shè)計(jì)師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計(jì)中可能出現(xiàn)的各種問題，并及時給出合理的解決方案，對于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數(shù)字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認(rèn)識，并介紹一些相關(guān)的基本概念。 第一章 高速數(shù)字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設(shè)計(jì)流程剖析...............................................................61.3 相關(guān)的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統(tǒng)和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質(zhì).................................................................................142.3.2 特征阻抗相關(guān)計(jì)算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導(dǎo).............................................................................182.5 趨膚效應(yīng)和集束效應(yīng).................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機(jī)理和電報方程.........................................................................252.6.2 反射導(dǎo)致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負(fù)載的匹配.................................................................................41第三章 串?dāng)_的分析...............................................................................................423.1 串?dāng)_的基本概念.........................................................................................423.2 前向串?dāng)_和后向串?dāng)_.................................................................................433.3 后向串?dāng)_的反射.........................................................................................463.4 后向串?dāng)_的飽和.........................................................................................463.5 共模和差模電流對串?dāng)_的影響.................................................................483.6 連接器的串?dāng)_問題.....................................................................................513.7 串?dāng)_的具體計(jì)算.........................................................................................543.8 避免串?dāng)_的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產(chǎn)生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設(shè)計(jì)中的EMI.......................................................................................754.4.1 傳輸線RLC 參數(shù)和EMI ........................................................................764.4.2 疊層設(shè)計(jì)抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規(guī)則.................................................................................79第五章 電源完整性理論基礎(chǔ)...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設(shè)計(jì).............................................................................................855.3 同步開關(guān)噪聲分析.....................................................................................875.3.1 芯片內(nèi)部開關(guān)噪聲.............................................................................885.3.2 芯片外部開關(guān)噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應(yīng)用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質(zhì)和封裝影響.....................................................................955.4.3 電容并聯(lián)特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統(tǒng)時序.................................................................................................1006.1 普通時序系統(tǒng)...........................................................................................1006.1.1 時序參數(shù)的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統(tǒng).......................................................................................1086.2.1 源同步系統(tǒng)的基本結(jié)構(gòu)...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構(gòu)成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關(guān)工具及鏈接..............................................................................120第八章 高速設(shè)計(jì)理論在實(shí)際中的運(yùn)用.............................................................1228.1 疊層設(shè)計(jì)方案...........................................................................................1228.2 過孔對信號傳輸?shù)挠绊?..........................................................................1278.3 一般布局規(guī)則...........................................................................................1298.4 接地技術(shù)...................................................................................................1308.5 PCB 走線策略............................................................................................134
標(biāo)簽： 信號完整性
上傳時間： 2013-11-01
上傳用戶：xitai
PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個基本的關(guān)系對導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHZ 時，如果采用一點(diǎn)接地，其地線的長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對對于抗噪能力弱、關(guān)斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡單的過孔也往往會給電路的設(shè)計(jì)帶來很大的負(fù)面效應(yīng)，為了減小過孔的寄生效應(yīng)帶來的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號質(zhì)量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術(shù)條件下，很難使用更小尺寸的過孔了（當(dāng)孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數(shù)¡���? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時鐘¡?時時鐘應(yīng)盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區(qū)圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠(yuǎn)ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進(jìn)ÈPCB的的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘¡?對¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關(guān)線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號在印刷板上傳輸，其延遲時間不應(yīng)大于所有器件的標(biāo)稱延遲時間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個振動或者其他容易使板子變形的環(huán)境中采用過細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時（面積超¹500平平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對加工，組裝的工藝有足夠的認(rèn)識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬不要將它放在發(fā)熱器件的正上方，多個器件最好是在水平面上交錯布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動，所以在設(shè)計(jì)時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
上傳時間： 2015-01-02
上傳用戶：15070202241
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
