用xilinx寫的vhdl乘法器。是二進(jìn)制的兩位乘法器。里面含有代碼和電路圖。
標(biāo)簽： xilinx vhdl 乘法器 二進(jìn)制
上傳時(shí)間： 2014-01-10
上傳用戶：xiaoyunyun
純組合邏輯構(gòu)成的乘法器雖然工作速度比較快，但過于占用硬件資源，難以實(shí)現(xiàn)寬位乘法器，基于PLD器件外接ROM九九表的乘法器則無法構(gòu)成單片系統(tǒng)，也不實(shí)用。這里介紹由八位加法器構(gòu)成的以時(shí)序邏輯方式設(shè)計(jì)的八位乘法器，具有一定的實(shí)用價(jià)值，而且由FPGA構(gòu)成實(shí)驗(yàn)系統(tǒng)后，可以很容易的用ASIC大型集成芯片來完成，性價(jià)比高，可操作性強(qiáng)。
標(biāo)簽： 組合邏輯 乘法器 比較 速度
上傳時(shí)間： 2017-02-03
上傳用戶：xzt
乘法器 所占資源很少 很好的一個(gè)乘法器 史書上的一個(gè)例子 說得很好啊
標(biāo)簽： 乘法器 資源
上傳時(shí)間： 2014-11-26
上傳用戶：bruce
msp430單片機(jī)最新的產(chǎn)品MSP430F5438內(nèi)部硬件乘法器的操作的示例程序
標(biāo)簽： 430 F5438 430F 5438
上傳時(shí)間： 2017-02-27
上傳用戶：dsgkjgkjg
伽勒華域乘法器用于RS編碼中，用verilogHDL語言實(shí)現(xiàn)
標(biāo)簽： 乘法器 RS編碼
上傳時(shí)間： 2013-12-25
上傳用戶：TRIFCT
用impulse c編寫的18x18位的乘法器。
標(biāo)簽： impulse 18x18 編寫 乘法器
上傳時(shí)間： 2014-01-14
上傳用戶：jiahao131
一個(gè)以LABVIEW環(huán)境開發(fā)的乘法器程序后面板和前面板
標(biāo)簽： LABVIEW 面板 環(huán)境 乘法器
上傳時(shí)間： 2017-03-28
上傳用戶：xuanchangri
本程序是11位帶符號(hào)位的乘法器，其中最高位為符號(hào)位(sign)，中間7位是指數(shù)部分(Exponent)，最后3位是尾數(shù)(Matissa)。表示數(shù)據(jù)的范圍是-2^-63-----+2^64.該工程文件有完整的程序，以及波形,驗(yàn)證正確。
標(biāo)簽： 程序 乘法器 符號(hào)
上傳時(shí)間： 2013-12-31
上傳用戶：大三三
軟件的使用程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),
標(biāo)簽： BCD 軟件 使用程序 8位
上傳時(shí)間： 2014-01-05
一個(gè)32位元的浮點(diǎn)數(shù)乘法器，可將兩IEEE 754格式的值進(jìn)行相乘
標(biāo)簽： 浮點(diǎn)數(shù) 乘法器
上傳時(shí)間： 2013-12-26
上傳用戶：yuanyuan123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
