亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

并行接口

并行接口，指采用并行傳輸方式來傳輸數(shù)據(jù)的接口標(biāo)準(zhǔn)。從最簡單的一個(gè)并行數(shù)據(jù)寄存器或?qū)Ｓ媒涌诩呻娐沸酒?255、6820等，一直至較復(fù)雜的SCSI或IDE并行接口，種類有數(shù)十種。一個(gè)并行接口的接口特性可以從兩個(gè)方面加以描述：1.以并行方式傳輸?shù)臄?shù)據(jù)通道的寬度，也稱接口傳輸?shù)奈粩?shù)；2.用于協(xié)調(diào)并行數(shù)據(jù)傳輸?shù)念~外接口控制線或稱交互信號的特性。數(shù)據(jù)的寬度可以從1～128位或者更寬，最常用的是8位，可通過接口一次傳送8個(gè)數(shù)據(jù)位。在計(jì)算機(jī)領(lǐng)域最常用的并行接口是通常所說的LPT接口。

  • 利用Xilinx FPGA和存儲(chǔ)器接口生成器簡化存儲(chǔ)器接口

    FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時(shí)序余量的同時(shí)力爭實(shí)現(xiàn)更高性能，在這種情況下，存儲(chǔ)器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡單、更可

    標(biāo)簽： Xilinx FPGA 存儲(chǔ)器接口 生成器

    上傳時(shí)間： 2013-10-15

    上傳用戶：ecooo

  • 采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口

    　　白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 　　了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express® （PCIe®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！

    標(biāo)簽： FPGA PCIe 低功耗 接口

    上傳時(shí)間： 2013-11-16

    上傳用戶：huangld

  • 基于FPGA的遠(yuǎn)距離實(shí)時(shí)傳輸接口設(shè)計(jì)

    為滿足對彈載雷達(dá)回波信號、圖像及遙測數(shù)據(jù)的高速、高容量、遠(yuǎn)距離、低功耗、高可靠性等特點(diǎn)的要求。地面測試臺(tái)采用LVDS接口，運(yùn)用FPGA對雷達(dá)獲取信號數(shù)據(jù)進(jìn)行處理與存儲(chǔ)，通過USB接口將數(shù)據(jù)上傳到計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)分析與實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該方案的傳輸速率600 MBps，很好的滿足了對雷達(dá)獲取信號的數(shù)據(jù)發(fā)送和接收的速度要求。

    標(biāo)簽： FPGA 實(shí)時(shí)傳輸 接口設(shè)計(jì)

    上傳時(shí)間： 2013-10-17

    上傳用戶：1184599859

  • 基于FPGA的DDR2 SDRAM存儲(chǔ)器用戶接口設(shè)計(jì)

    使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。

    標(biāo)簽： SDRAM FPGA DDR2 存儲(chǔ)器

    上傳時(shí)間： 2013-11-07

    上傳用戶：GavinNeko

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    標(biāo)簽： FPGA GPIB 接口 IP核

    上傳時(shí)間： 2013-11-04

    上傳用戶：bensonlly

  • 基于NiosII軟核處理器的步進(jìn)電機(jī)接口設(shè)計(jì)

        NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語言完成該接口設(shè)計(jì)，最后通過QuartusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。

    標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)

    上傳時(shí)間： 2014-12-28

    上傳用戶：jiwy

  • FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口

    　　現(xiàn)場可編程門陣列（FPGA）與模數(shù)轉(zhuǎn)換器（ADC）數(shù)字?jǐn)?shù)據(jù)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。此外，ADC使用多種多樣的數(shù)字?jǐn)?shù)據(jù)樣式和標(biāo)準(zhǔn)，使這項(xiàng)挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。

    標(biāo)簽： FPGA ADC 數(shù)字 接口

    上傳時(shí)間： 2013-10-09

    上傳用戶：jackgao

  • 用FPGA實(shí)現(xiàn)RS485通信接口芯片

    在點(diǎn)對多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。

    標(biāo)簽： FPGA 485 RS 通信接口

    上傳時(shí)間： 2013-11-02

    上傳用戶：zhf01y

  • FPGA在信息處理機(jī)中的應(yīng)用

    信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā)、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來的數(shù)據(jù)同時(shí)進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異常或總線數(shù)據(jù)異常時(shí)不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。

    標(biāo)簽： FPGA 信息處理 中的應(yīng)用

    上傳時(shí)間： 2013-11-22

    上傳用戶：suicone

  • 基于FPGA的多通道HDLC通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    為了滿足某測控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。

    標(biāo)簽： FPGA HDLC 多通道 通信

    上傳時(shí)間： 2013-11-25

    上傳用戶：王成林。

主站蜘蛛池模板： 博野县| 潞城市| 岑巩县| 桐柏县| 毕节市| 宽甸| 成都市| 江源县| 林西县| 渑池县| 海口市| 开封市| 阜南县| 阆中市| 大邑县| 六枝特区| 肥西县| 南开区| 获嘉县| 邓州市| 额尔古纳市| 浦城县| 延吉市| 恩平市| 鄢陵县| 绥芬河市| 济阳县| 上栗县| 汉寿县| 黔西县| 孝感市| 新闻| 石林| 白河县| 铜川市| 鄂伦春自治旗| 新和县| 祁连县| 普格县| 松原市| 安塞县|