隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統(tǒng)中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
運動控制技術是機電一體化的核心部分，提高運動控制技術水平對于提高我國的機電一體化技術具有至關重要的作用。運動控制技術的發(fā)展是制造自動化前進的旋律，是推動新的產業(yè)革命的關鍵技術。對于數控系統(tǒng)來說，最重要的是控制各個電機軸的運動，這是運動控制器接收并依照數控裝置的指令來控制各個電機軸運動從而實現數控加工的，數據加工中的定位控制精度、速度調節(jié)的性能等重要指標都與運動控制器直接相關。目前對數控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說，運動控制卡的性能很大程度上決定了整個數控系統(tǒng)的性能，而微電子和數字信號處理技術的發(fā)展及其應用，使運動控制卡的性能得到了不斷改進，集成度和可靠性大大提高。 本課題通過對運動控制技術的深入研究，并針對國內運動控制技術的研究起步較晚的現狀，結合當前運動控制領域的具體需要，緊跟當前運動控制技術研究的發(fā)展趨勢，吸收了數控技術和相關運動控制技術的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。 本課題的具體研究主要有以下幾方面： 首先，通過對運動控制卡及運動控制系統(tǒng)等行業(yè)現狀的全面調研，和對運動控制技術的深入學習，在比較了幾種常用的運動控制方案的基礎上，提出了基于FPGA的運動控制設計方案，并規(guī)劃了板卡的總體設計。 其次，根據總體設計，規(guī)劃了板卡的結構，詳細劃分并實現了FPGA各部分的功能；利用光電隔離原理設計了數字輸入/輸出電路。 再次，利用FPGA的資源實現了PCI從設備接口，達到跟控制卡通信的目的，針對運動控制中的一些具體問題，如運動平穩(wěn)性、實時控制以及多軸聯動等，在FPGA上設計了四軸運動控制電路，定義了各個寄存器的具體功能，設計了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等，自動降速點運動、A／B相編碼器倍頻計數電路等特殊功能。最后，進行了本運動控制卡的測試，從測試和應用結果來看，該卡達到預期的要求。
上傳時間： 2013-07-27
上傳用戶：zgu489
隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數據量與實時處理數據方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設備通訊，同時也要進行內部的數據交換，于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發(fā)背景，包括此類板卡使用的處理芯片、板上設備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規(guī)范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數據處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數據傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數據驗證了整個系統(tǒng)已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發(fā)展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數據。 2、完成了FPGA內部的數據通道的設計，使數據可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
變頻器矢量控制及PID控制變頻器矢量控制及PID控制
上傳時間： 2013-04-24
上傳用戶：dyy618
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監(jiān)視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
該課題通過對開放式數控技術的全面調研和對運動控制技術的深入研究,并針對國內運動控制技術的研究起步較晚的現狀,結合激光雕刻領域的具體需要,緊跟當前運動控制技術研究的發(fā)展趨勢,吸收了世界開放式數控技術和相關運動控制技術的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內容如下:首先,通過對制造業(yè)、開放式數控系統(tǒng)、運動控制卡等行業(yè)現狀的全面調研,基于對運動系統(tǒng)控制技術的深入學習,在比較了幾種常用的運動控制方案的基礎上,確定了基于DSP和FPGA的運動控制設計方案,并規(guī)劃了板卡的總體結構.其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩(wěn)性、實時控制以及多軸聯動等,在FPGA上設計了功能相互獨立的四軸運動控制電路,仔細規(guī)劃并定義了各個寄存器的具體功能,設計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等,完全實現了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實現進行了框架性的設計.然后,根據光電隔離原理設計了數字輸入/輸出電路;結合DAC原理設計了四路模擬輸出電路;實現了PCI接口電路的設計;并針對常見的干擾現象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業(yè)進行大幅圖形掃描時需要實時處理大量的圖形數據的特別需要,在板卡第四軸完全實現了激光控制功能,并基于FPGA內部的16KBit塊RAM,開辟了大量數據區(qū)以便進行大幅圖形的實時處理.
上傳時間： 2013-06-09
上傳用戶：youlongjian0
附件是51mini仿真器中文使用手冊，其中包括有51mini的驅動，USB安裝指南及USB驅動程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方網站公布了單片機仿真程序，配合 KEIL 可以實現標 準 51 內核芯片的單步調試等等，從而實現了一個簡單的 51 單片機仿真方案，將仿真器直接拉低到一顆芯片的價 格。 但是， 1 分錢 1 分貨，這個仿真方案由于先天的缺陷存在若干重大問題： 占用 p30,p31 端口 占用定時器 2 占用 8 個 sp 空間 運行速度慢 最高通信速度只有 38400，無法運行 c 語言程序。（由于 c 語言程序會調用庫文件，每單步一次 的時間足夠你吃個早飯） 所以，網上大量銷售的這種這種仿真器最多只能仿真跑馬燈等簡單程序，并沒有實際使用價值。51mini 是深 圳市學林電子有限公司開發(fā)生產的具有自主知識產權的新一代專業(yè)仿真器，采用雙 CPU 方案，一顆負責和 KEIL 解 釋，另外一顆負責運行用戶程序，同時巧妙利用 CPU 的 P4 口通信，釋放 51 的 P30,P31，完美解決了上述問題， 體積更小，是目前價格最低的專業(yè)級別 51 單片機仿真器，足以勝任大型項目開發(fā)。 51mini仿真器創(chuàng)新設計： 1 三明治夾心雙面貼片，體積縮小到只有芯片大小，真正的“嵌入式”結構。 2 大量采用最新工藝和器件，全貼片安裝，進口鉭電容，貼片電解。 3 采用快恢復保險，即便短路也可有效保護。 4 單 USB 接口，無需外接電源和串口，臺式電腦、無串口的筆記本均適用。三 CPU 設計，采用仿真芯片＋監(jiān)控 芯片＋USB 芯片結構，是一款真正獨立的仿真器，不需要依賴開發(fā)板運行。 5 下載仿真通訊急速 115200bps，較以前版本提高一個數量級(10 倍以上)，單步運行如飛。 6 不占資源，無限制真實仿真（32 個 IO、串口、T2 可完全單步仿真），真實仿真 32 條 IO 腳，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 調試環(huán)境支持單步、斷點、隨時可查看寄存器、變量、IO、內存內容。可仿真各種 51 指 令兼容單片機，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真雙 DPTR，可仿真 硬件 SPI。媲美 2000 元級別專業(yè)仿真器！ 8 獨創(chuàng)多聲響和 led 指示實時系統(tǒng)狀態(tài)和自檢。 9 獨創(chuàng)長按復位鍵自動進入脫機運行模式，這時仿真機就相當于目標板上燒好的一個芯片，可以更加真實的運 行。這種情況下實際上就變了一個下載器，而且下次上電時仍然可以運行上次下載的程序。 USB 驅動的安裝 第一步：用隨機 USB 通訊電纜連接儀器的 USB 插座和計算機 USB口；顯示找到新硬件向導，選擇“從列表或指定位置安裝（高級）”選項，進入下一步； 第二步：選擇“在搜索中包括這個位置”，點擊“瀏覽”，定位到配套驅動光盤的驅動程序文件夾，如 E:\驅動程序\XLISP 驅動程序\USBDRIVER2.0\，進入下一步； 第三步：彈出“硬件安裝”對話框，如果系統(tǒng)提示“沒有通過Windows 徽標測試…”，不用理會，點擊“仍然繼續(xù)”，向導即開始安裝軟件；然后彈出“完成找到新硬件向導”對話框，點擊完成。 第四步：系統(tǒng)第二次彈出“找到新的硬件向導”對話框，重復以上幾個步驟； 右下角彈出對話框“新硬件已安裝并可以使用了”，表明 USB 驅動已成功安裝。你可以進入系統(tǒng)的：控制面板\系統(tǒng)\硬件\設備管理器中看到以下端口信息， 表示系統(tǒng)已經正確的安裝了 USB 驅動。
上傳時間： 2013-11-02
上傳用戶：貓愛薛定諤
系統(tǒng)控制協(xié)處理器是MIPS體系結構CPU中必需的一個單元模塊。它最主要的功能就是利用一系列特權寄存器記錄當前CPU所處的狀態(tài)，負責異常/中斷處理，提供指令正常執(zhí)行所需的環(huán)境。本文論述了一個實現MIPS 4Kc指令集CPU中系統(tǒng)控制協(xié)處理器的設計，包括對特權寄存器寫操作的實現，精確異常處理機制和全定制后端物理設計。關鍵詞：32位嵌入式CPU，系統(tǒng)控制協(xié)處理器，精確異常處理，流水線，全定制MIPS體系結構中的系統(tǒng)控制協(xié)處理器簡稱CP0，它提供指令正常執(zhí)行所需的環(huán)境，進行異常/中斷處理、高速緩存填充、虛實地址轉換、操作模式轉換等操作。單從硬件的角度而言，系統(tǒng)控制協(xié)處理器對指令集的作用就相當于操作系統(tǒng)對應用程序的作用一樣。
標簽： CPU 嵌入式 協(xié)處理器 系統(tǒng)控制
上傳時間： 2014-11-22
上傳用戶：daijun20803
PCA9544A 是NXP 公司生產的I2C 總線多路復用器，通過該器件可以將一路I2C 總線擴展為4 路I2C 總線。將1 路上行SDA/SCL 通道擴展為4 路下行通道。通過對內部可編程寄存器進行配置，在同一時間可以任意選擇一對SCx/SDx 線。器件擁有四路輸入中斷，INT0到INT3，分別對應著四路下行通道。該器件還有一個輸出中斷，輸出中斷的狀態(tài)由四個輸入中斷通過“與”邏輯控制。
上傳時間： 2013-11-17
上傳用戶：woshinimiaoye
MCP定時器產生中心對稱PWM輸出:PWM波是一種脈寬可調的脈沖波，用于交、直流電機的電壓控制。PWM一共有兩種調整方法，一是定頻調寬、另一種是定寬調頻。其中定頻調寬是種最常見的脈寬調制方式，它使脈沖波的頻率保持不變，只調整脈沖寬度。同時定頻調寬的PWM波形也分為兩種，一種是單邊的PWM，另一種是中心對稱的雙邊PWM。中心對稱的PWM主要應用在需要對稱PWM波形的場合，如半橋、全橋的雙極性驅動等。中心對稱的PWM的生成原理如圖1-2所示：定時計數器工作在連續(xù)增減計數方式，在計數初值設置為0且比較值小于周期值的條件下，當增計數過程中計數值和比較值匹配時置位輸出，而在周期匹配時會改計數方向為減計數，當減計數過程中計數值和比較值匹配時復位輸出，當減計數到零時會改計數方向為增計數，開始下一個循環(huán)。因此中心對稱的PWM的周期為設定周期的二倍，占空比為：%100))((×−TPRNTPR（N為比較匹配數據，TPR為周期寄存器的值）。比較值的改變會影響PWM的兩邊的波形，并且兩邊相對高電平的中心對稱，這便是中心對稱雙邊PWM波形的特點。如果比較值為零，那么PWM將一直輸出高電平；如比較值大于等于周期值，則PWM會一直輸出低電平，占空比為0。
上傳時間： 2013-11-13
上傳用戶：sammi
