<li id="ugis8"></li>
<center id="ugis8"></center>
詳細描述了4個模塊化編程的實例，包括LED閃爍、led漸亮漸暗、電子時鐘。是從入門級到高級編程的一個很好實例示范
標簽： C語言 模塊化 編程實例
上傳時間： 2013-05-28
上傳用戶：yd19890720
ARM開發板直接驅動RFM-x模塊的相關程序和函數節選。在STM32F107開發板上調試運行通過。演示程序已經支持4.3’LCD觸摸屏、8GMicroSD卡、EEPROM、2M的Flash SST25VF016B，支持兩個串口、一個SPI，還有按鍵、LED,有實時時鐘等，軟件功能有文本瀏覽、圖片瀏覽、畫板，以及RFID讀寫。
標簽： 3992 ARM AS 驅動
上傳時間： 2013-04-24
上傳用戶：hmy2st
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步FIFO采用了格雷（GRAY）變換技術和雙端口RAM實現了不同時鐘域之間的數據無損傳輸。該結構利用了GRAY變換的特點，使得整個系統可靠性高和抗干擾能力強，系統可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環境。并且由于采用了模塊化結構，使得系統具有良好的可擴充性。
標簽： FIFO GRAY RAM 適配
上傳時間： 2013-08-08
上傳用戶：13817753084
MSP430的各種調好的模塊，串口，模數轉換，時鐘，定時器、低功耗、看門狗、PWM等
標簽： MSP 430 ADC 12
上傳時間： 2013-10-16
上傳用戶：YKLMC
產品概要： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產品描述： 3GHz射頻信號源模塊GR6710是軟件程控的虛擬儀器模塊，可以通過測控軟件產生9kHz到3GHz的射頻信號源和AM/FM/CW調制輸出，還可以通過IQ選件實現其它任意調制輸出。GR6710既可程控發生點頻信號和掃頻信號，也支持內部調制和外部調制。GR6710可安裝于3U/6U背板上工作，也可以獨立供電工作，使用靈活。該模塊可用于通信測試、校準信號源。 技術指標 頻率特性 頻率范圍：9kHz～3GHz，500KHz以下指標不保證 頻率分辨率：3Hz，1Hz（載頻<10MHz時） 頻率穩定度：晶振保證 電平特性 電平范圍：-110dBm～+10dBm 電平分辨率：0.5dB 電平準確度：≤±2.5dB@POWER<-90dBm，≤±1.5dB@POWER>-90dBm 輸出關斷功能 頻譜純度 諧波：9KHz～200MHz≥20dBc，200MHz～3GHz≥30dBc 非諧波：≤80dBc典型值（偏移10kHz，載頻<1GHz），≥68dBc（偏移10kHz，其它載頻）， 鎖相環小數分頻雜散≥64dBc（偏移10kHz） SSB相噪： ≤-98dBc/Hz 偏移20kHz（500MHz） ≤-102dBc/Hz 偏移20kHz（1GHz） ≤-90dBc/Hz 偏移20kHz（>1GHz） 調制輸出：調幅AM、調頻FM、脈沖CW，其它調制輸出可以通過IQ選件實現 調制源：內、外 參考時鐘輸入和輸出：10MHz，14dBm 控制接口：CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時鐘連接器：SMA-K 電源接口：背板供電、獨立供電 可選 電源及其功耗：+5V DC、±12V DC（紋波≤2%輸出電壓），≤38W 結構尺寸：3U高度4槽寬度（100mm×160mm×82mm，不含連接器部分） 工作環境：商業級溫度和工業級溫度 可選，振動、沖擊、可靠性、MTBF 測控軟件功能：射頻信號發生、調制信號輸出、跳頻/掃頻信號發生、支持WindowsXP系統 成功案例: 通信綜測儀器內部的信號源模塊 無線電監測設備內部的信號校準模塊 無線電通信測試儀器的調制信號發生
標簽： 3GHz 6710 GR 射頻信號源
上傳時間： 2013-11-13
上傳用戶：s363994250
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標簽： DRAM 內存模塊 設計技術
上傳時間： 2014-01-13
上傳用戶：euroford
模塊結構框圖和功能描述 模塊結構框圖如圖：采用8位單片機89C52，時鐘電路使用片內時鐘振蕩器，具有上電復位和手動按鍵復位功能，外接WDG復位電路。通過并行總線外擴了128KWSRM和64K的FLASHROM；串行擴展：通過RS-232連接了UART口；通過跳線器可選兩個IO口來虛擬I2C總線，并外接帶I2C總線的EEPROM和RTC。數據總線地址總線經總線驅動后引出到總線插槽與其他模塊相連。模塊的譯碼控制電路由一片CPLD來完成。
標簽： 89C52 單片機模塊
上傳時間： 2013-11-11
上傳用戶：maricle
應用軟件根據BYPASS信號的值來決定是否使用PLL。如果使用PLL，那么它總是輸出一個200MHz的時鐘信號，并且聯合系統分頻器（SYSDIV）共同產生系統時鐘。饋送到PWM模塊的時鐘由系統時鐘提供。如果應用中需要較低的PWM時鐘，那么在時鐘信號到達PWM模塊前可以使用PWM分頻器（PWMDIV）先分頻。ADC時鐘使用一個時鐘源（source）為200MHz的常量分頻器，這就意味著如果要使ADC時鐘的工作頻率保持在14-18MHz范圍內，必須使能并使用PLL。
標簽： Stellaris 微控制器 時鐘
上傳時間： 2013-10-17
上傳用戶：hjshhyy
SM-IIC/2051 模塊用戶說明簡介：SM-IIC/2051 是一個基于2051 單片機的I2C 總線控制模塊。上位機接口可直接與PC的RS232 連接，下位機可實現對應用電路中I2C 控制總線的連接，塊內設置2K 的FLASH 存儲器，可存儲用戶I2C 初始化數據。模塊采用2051 單片機，使電路簡單可靠。型號：SM-IIC/2051名稱：I2C 數據控制模塊功能：RS232 串行信號與I2C 數據轉換 接口說明：編號信號標志信號名稱規格備注CK1-1 VCC 供電+5VCK1-2 VCC 供電+5VCK1-3 GND 地GroundCK1-4 GND 地GroundCK2-1 TOUT 串口輸出RS232CK2-2 RIN 串口輸入RS232CK2-3 GND 地GroundCK2-4 GND 地Ground編號信號標志信號名稱規格備注CK3-1 GND 地GroundCK3-2 SCL I2C 時鐘TTLCK3-3 SDA I2C 數據TTLCK3-4 GND 地GroundCK3-5 P1.2 PI/O 端口TTLCK3-6 P1.3 PI/O 端口TTLCK3-7 P1.4 PI/O 端口TTLCK3-8 P1.5 PI/O 端口TTLCK3-9 P1.6 PI/O 端口TTLCK3-10 P1.7 PI/O 端口TTLCK3-11 P3.7 PI/O 端口TTLCK3-12 T1 定時端口TTLCK3-13 T0 定時端口TTLCK3-14 INT1 中斷端口TTLCK3-15 INT0 中斷端口TTLCK3-16 GND 地Ground
標簽： SM-IIC 2051 I2C 模塊
上傳時間： 2013-11-18
上傳用戶：爺的氣質
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標簽： Xilinx FPGA 全局時鐘資源
上傳時間： 2014-01-01
上傳用戶：maqianfeng
蟲蟲下載站版權所有 京ICP備2021023401號-1
