兩個工具：1、16位CRC計算。2、浮點數與十進制互相轉換，輸入浮點，則轉換成十進制，輸入十進制，則轉換為浮點數，請注意，浮點數最左邊為最低字節。
標簽： CRC 浮點數 十進制
上傳時間： 2013-06-13
上傳用戶：冇尾飛鉈
浮地和接地問題解答合集 信號, 設備, 等電位, 交流電“地”是電子技術中一個很重要的概念。
標簽：
上傳時間： 2013-05-21
上傳用戶：dsgkjgkjg
32位單精度浮點加法器。進行用加法運算，仿真輸出
標簽： 精度 浮點 加法器
上傳時間： 2013-04-24
上傳用戶：x4587
基于FPGA的高性能32位浮點FFTIP核的開發，適合fpga工程技術人員參考
標簽： FFTIP FPGA 性能 浮點
上傳時間： 2013-08-07
上傳用戶：清風冷雨
研究實現MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設計方案。\\r\\n
標簽： MUSIC FPGA DSP 算法
上傳時間： 2013-08-08
上傳用戶：wsq921779565
用VHDL語言在FPGA上實現浮點運算,大家共享
標簽： VHDL FPGA 語言 浮點運算
上傳時間： 2013-08-19
上傳用戶：epson850
用VHDL語言在CPLD/FPGA上實現浮點運算的方法
標簽： VHDL CPLD FPGA 語言
上傳時間： 2013-09-05
上傳用戶：life840315
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
數字電子技朮
上傳時間： 2013-10-09
上傳用戶：1101055045
浮點除法運算及其在單片機上的實現
標簽： 浮點除法運算 單片機
上傳時間： 2013-11-01
上傳用戶：ssj927211
蟲蟲下載站版權所有 京ICP備2021023401號-1
<li id="mgo4c"></li>
<strike id="mgo4c"></strike>
