基于FPGA設(shè)計的相關(guān)論文資料大全 84篇用FPGA實現(xiàn)FFT的研究 劉朝暉 韓月秋 摘 要 目的 針對高速數(shù)字信號處理的要求，給出了用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)的 快速傅里葉變換(FFT)方案.方法 算法為按時間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點運(yùn) 算方案，蝶算過程只擴(kuò)展兩個符號位以適應(yīng)雷達(dá)信號處理的特點，乘法器由陣列乘法器實 現(xiàn).結(jié)果 采用流水方式保證系統(tǒng)的速度，使取數(shù)據(jù)、計算旋轉(zhuǎn)因子、復(fù)乘、DFT等操作協(xié) 調(diào)一致，在計算、通信和存儲間取得平衡，避免了瓶頸的出現(xiàn).結(jié)論 實驗表明，用FPGA 實現(xiàn)高速數(shù)字信號處理的算法是一個可行的方案. 關(guān)鍵詞 離散傅里葉變換； 快速傅里葉變換； 塊浮點運(yùn)算； 可編程門陣列 分類號 TP39； TN957.511 Implementation of FFT with FPGA Technology Liu Zhaohui Han Yueqiu (Department of Electronics Engineering, Beijing Institute of Technology, Beijing 100081) Abstract Aim To propose a scheme for implementing FFT with FPGA in accor-dance with the requirement for high speed digital signal processing. Methods The structure of FPGA and requirement of system were considered in the experiment, radix-4 algorithm of DIT and recursive structure were adopted. The group float point arithmetic operation was used in the butterfly and the array multiplier was used to realize multiplication. Results The pipeline pattern was used to ensure the system speed, it made fetching data, calculating twiddle factor, complex multiplication and D
標(biāo)簽： fpga
上傳時間： 2022-03-23
上傳用戶：
常用4000系列標(biāo)準(zhǔn)數(shù)字電路的中文名稱資料 型號 器件名稱 廠牌 備注 CD4000 雙3輸入端或非門+單非門 TI CD4001 四2輸入端或非門 HIT/NSC/TI/GOL CD4002 雙4輸入端或非門 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補(bǔ)對加反相器 NSC CD4008 4位超前進(jìn)位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門 HIT/TI CD4012 雙4輸入端與非門 NSC CD4013 雙主-從D型觸發(fā)器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門 FSC/TI CD4017 十進(jìn)制計數(shù)/分配器 FSC/TI/MOT CD4018 可預(yù)制1/N計數(shù)器 NSC/MOT CD4019 四與或選擇器 PHI CD4020 14級串行二進(jìn)制計數(shù)/分頻器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八進(jìn)制計數(shù)/分配器 NSC/MOT CD4023 三3輸入端與非門 NSC/MOT/TI CD4024 7級二進(jìn)制串行計數(shù)/分頻器 NSC/MOT/TI CD4025 三3輸入端或非門 NSC/MOT/TI CD4026 十進(jìn)制計數(shù)/7段譯碼器 NSC/MOT/TI CD4027 雙J-K觸發(fā)器 NSC/MOT/TI CD4028 BCD碼十進(jìn)制譯碼器 NSC/MOT/TI CD4029 可預(yù)置可逆計數(shù)器 NSC/MOT/TI CD4030 四異或門 NSC/MOT/TI/GOL CD4031 64位串入/串出移位存儲器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十進(jìn)制計數(shù)/7段譯碼器 NSC/TI CD4034 8位通用總線寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12級二進(jìn)制串行計數(shù)/分頻器 NSC/MOT/TI CD4041 四同相/反相緩沖器 NSC/MOT/TI CD4042 四鎖存D型觸發(fā)器 NSC/MOT/TI CD4043 4三態(tài)R-S鎖存觸發(fā)器("1"觸發(fā)) NSC/MOT/TI CD4044 四三態(tài)R-S鎖存觸發(fā)器("0"觸發(fā)) NSC/MOT/TI CD4046 鎖相環(huán) NSC/MOT/TI/PHI CD4047 無穩(wěn)態(tài)/單穩(wěn)態(tài)多諧振蕩器 NSC/MOT/TI CD4048 4輸入端可擴(kuò)展多功能門 NSC/HIT/TI CD4049 六反相緩沖/變換器 NSC/HIT/TI CD4050 六同相緩沖/變換器 NSC/MOT/TI CD4051 八選一模擬開關(guān) NSC/MOT/TI
上傳時間： 2022-05-05
上傳用戶：
VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標(biāo)選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測試第20例 保護(hù)保留字第21例 進(jìn)程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數(shù)第25例 信號驅(qū)動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護(hù)及屬性EVENT,第28例 形式參數(shù)屬性的測試第29例 進(jìn)程和并發(fā)語句第30例 信號發(fā)送與接收第31例 中斷處理優(yōu)先機(jī)制建模第32例 過程限定第33例 整數(shù)比較器及其測試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運(yùn)算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存／計數(shù)器第45例 順序過程調(diào)用第46例 VHDL中g(shù)eneric缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動優(yōu)先第52例 多倍（次）分頻器第53例 三位計數(shù)器與測試平臺第54例 分秒計數(shù)顯示器的行為描述6第55例 地址計數(shù)器第56例 指令預(yù)讀計數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結(jié)構(gòu)描述第59例 2－4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應(yīng)用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動機(jī)第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲器第76例 電機(jī)轉(zhuǎn)速控制器第77例 神經(jīng)元計算機(jī)第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數(shù)器／寄存器第85例ccAm2910四位微程序控制器的指令計數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數(shù)器第89例 四位超前進(jìn)位加法器第90例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（1）——協(xié)同處理器第91例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（2）——序列存儲器第92例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（3）——字符串存儲器第93例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
EG8010 是一款數(shù)字化的、功能很完善的自帶死區(qū)控制的純正弦波逆變發(fā)生器芯片，應(yīng)用于 DC-DC-AC 兩級功率變換架構(gòu)或 DC-AC 單級工頻變壓器升壓變換架構(gòu)，外接 12MHz 晶體振蕩器，能實現(xiàn)高精度、失真和諧波都很小的純正弦波 50Hz 或 60Hz 逆變器專用芯片。該芯片采用 CMOS 工藝，內(nèi)部集成 SPWM 正弦發(fā)生器、死區(qū)時間控制電路、幅度因子乘法器、軟啟動電路、保護(hù)電路、RS232 串行通訊接口和 12832 串行液晶驅(qū)動模塊等功能。
標(biāo)簽： 正弦波逆變器
上傳時間： 2022-05-31
上傳用戶：
1.1 數(shù)字信號處理技術(shù)概述 1.2 FPGA技術(shù) 1.2.1 按顆粒度分類 1.2.2 按技術(shù)分類 1.2.3 FPL的基準(zhǔn) 1.3 DSP的技術(shù)要求 1.4 設(shè)計實現(xiàn) 1.4.1 FPGA的結(jié)構(gòu) 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產(chǎn)權(quán)內(nèi)核進(jìn)行設(shè)計 1.5 練習(xí)第2章 計算機(jī)算法 2.1 計算機(jī)算法概述 2.2 數(shù)字表示法 2.2.1 定點數(shù) 2.2.2 非傳統(tǒng)定點數(shù) 2.2.3 浮點數(shù) 2.3 二進(jìn)制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進(jìn)制乘法器 2.5 二進(jìn)制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設(shè)計 2.5.3 陣列除法器 2.6 定點算法的實現(xiàn) 2.7 浮點算法的實現(xiàn) 2.7.1 定點數(shù)到浮點數(shù)的格式轉(zhuǎn)換 2.7.2 浮點數(shù)到定點數(shù)的格式轉(zhuǎn)換 2.7.3 浮點數(shù)乘法 2.7.4 浮點數(shù)加法 2.7.5 浮點數(shù)除法 2.7.6 浮點數(shù)倒數(shù) 2.7.7 浮點操作集成 2.7.8 浮點數(shù)合成結(jié)果 2.8 MAC與SOP 2.8.1 分布式算法基礎(chǔ) 2.8.2 有符號的DA系統(tǒng) 2.8.3 改進(jìn)的DA解決方案 2.9 利用CORDIC計算特殊函數(shù) 2.10 用MAC調(diào)用計算特殊函數(shù) 2.10.1 切比雪夫逼近 2.10.2 三角函數(shù)的逼近 2.10.3 指數(shù)函數(shù)和對數(shù)函數(shù)的逼近 2.10.4 平方根函數(shù)的逼近 2.11 快速幅度逼近 練習(xí)第3章 FIR數(shù)字濾波器 3.1 數(shù)字濾波器概述 3.2 FIR理論 3.2.1 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數(shù)字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統(tǒng)第8章 自適應(yīng)系統(tǒng)第9章 微處理器設(shè)計**0章 圖像和視頻處理
標(biāo)簽： fpga 數(shù)字信號處理
上傳時間： 2022-06-11
上傳用戶：
FPGA正在掀起一場數(shù)字信號處理的變革。本書旨在講解前端數(shù)字信號處理算法的高效實現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計最先進(jìn)DSP系統(tǒng)的工具。第1章的案例研究是40多個設(shè)計示例的基礎(chǔ)。隨后幾章闡述了計算機(jī)算法的概念、理論、FIR和IIR濾波器的實現(xiàn)、多抽樣率數(shù)字信號系統(tǒng)、DFT和FFT算法、未來很可能實現(xiàn)的高級算法以及自適應(yīng)濾波器等。每一章都包含練習(xí)。附錄中給出了Verilog源代碼和術(shù)語。◆ 超過10個使用VHDL和Verilog設(shè)計的新的系統(tǒng)級案例研究◆ 新增一章專門介紹圖像和視頻處理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符號定點數(shù)和浮點數(shù)IEEE庫示例◆ 概述并行全通IIR濾波器設(shè)計◆ CA和PCA系統(tǒng)級設(shè)計◆ MP3和ADPCM的語音和音頻編碼"本版新增了總計150多頁內(nèi)容，包括11個全新的系統(tǒng)設(shè)計理念，其中一些有超過100個嵌入式乘法器的需求
標(biāo)簽： 數(shù)字信號處理 fpga
上傳時間： 2022-06-13
上傳用戶：
1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲(wèi)頻率超過20KHz以上的音波或機(jī)械振動，因此超音波馬達(dá)就是利用超音波的彈性振動頻率所構(gòu)成的制動力。超音波馬達(dá)的內(nèi)部主要是以壓電陶瓷材料作爲(wèi)激發(fā)源，其成份是由鉛（Pb）、結(jié)（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲(wèi)驅(qū)動源，以激振彈性體，稱此結(jié)構(gòu)爲(wèi)定子（Stator），將其用彈簧與轉(zhuǎn)子Rotor）接觸，將所産生摩擦力來驅(qū)使轉(zhuǎn)子轉(zhuǎn)動，由於壓電材料的驅(qū)動能量很大，並足以抗衡轉(zhuǎn)子與定子間的正向力，雖然伸縮振幅大小僅有數(shù)徵米（um）的程度，但因每秒之伸縮達(dá)數(shù)十萬次，所以相較於同型的電磁式馬達(dá)的驅(qū)動能量要大的許多。超音波馬達(dá)的優(yōu)點爲(wèi)：1，轉(zhuǎn)子慣性小、響應(yīng)時間短、速度範(fàn)圍大。2，低轉(zhuǎn)速可產(chǎn)生高轉(zhuǎn)矩及高轉(zhuǎn)換效率。3，不受磁場作用的影響。4，構(gòu)造簡單，體積大小可控制。5，不須經(jīng)過齒輸作減速機(jī)構(gòu)，故較爲(wèi)安靜。實際應(yīng)用上，超音波馬達(dá)具有不同於傳統(tǒng)電磁式馬達(dá)的特性，因此在不適合應(yīng)用傳統(tǒng)馬達(dá)的場合，例如：間歇性運(yùn)動的裝置、空間或形狀受到限制的場所；另外包括一些高磁場的場合，如核磁共振裝置、斷層掃描儀器等。所以未來在自動化設(shè)備、視聽音響、照相機(jī)及光學(xué)儀器等皆可應(yīng)用超音波馬達(dá)來取代。
標(biāo)簽： 超聲波電機(jī)
上傳時間： 2022-06-17
上傳用戶：
按照結(jié)構(gòu)清晰、層次分明的原則，本書可分為以下幾部分：第一部分為數(shù)字電路基礎(chǔ)篇。主要包括第一章。重點介紹了數(shù)字電路的一些基礎(chǔ)知識，如數(shù)字電路與模擬電路的比較、數(shù)字電路的分類、數(shù)制與編碼等，它們是分析和理解數(shù)字電路的基礎(chǔ)。第二部分為邏輯門和組合邏輯電路篇。主要包括第二章、第三章。重點介紹了兩個方面的內(nèi)容：一是基本門電路，如分立元件門電路、集成門電路等，它們是組成組合邏輯電路的基本邏輯單元；二是組合邏輯電路，如編碼器、譯碼器、顯示譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等，常見的組合電路目前已經(jīng)制作成集成電路，應(yīng)用十分廣泛。第三部分為雙穩(wěn)態(tài)觸發(fā)器和時序邏輯電路篇。主要包括第四章、第五章。重點介紹了兩個方面的內(nèi)容：一是雙穩(wěn)態(tài)觸發(fā)器電路，如基本RS觸發(fā)器、同步觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器、T型和T型觸發(fā)器等；二是時序邏輯電路，簡要分析了時序電路的特點及分類，并對幾種典型的寄存器和計數(shù)器作了介紹。第四部分為脈沖波形的產(chǎn)生與整形電路篇。主要包括第六章。重點討論了脈沖的產(chǎn)生和整形。在脈沖振蕩器中，主要介紹在數(shù)字系統(tǒng)中最常使用的多諧振蕩器；在整形電路中，主要介紹施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。并對一種在脈沖波形的產(chǎn)生和整形電路中應(yīng)用十分廣泛的多功能集成電路555定時器進(jìn)行詳細(xì)分析。第五部分是存儲器和微控制器篇。主要包括第七章。重點介紹了只讀存儲器、隨機(jī)存儲器的結(jié)構(gòu)和原理，并對微處理器的基本結(jié)構(gòu)、工作過程和應(yīng)用作了簡要分析。第六部分為DAC轉(zhuǎn)換器和ADC轉(zhuǎn)換器篇。主要包括第八章。DAC轉(zhuǎn)換器和ADC轉(zhuǎn)換器，也就是通常所說的數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換電路，它們是數(shù)字系統(tǒng)不可缺少的組成部分，如用微控制器對生產(chǎn)過程進(jìn)行控制，就必須首先將被控制的模擬量轉(zhuǎn)換為數(shù)字量，才能送到微控制器系統(tǒng)中去進(jìn)行運(yùn)算和處理，然后又需將運(yùn)算得到的數(shù)字量轉(zhuǎn)換為模擬量，才能實現(xiàn)對被控參數(shù)的控制。
標(biāo)簽： 數(shù)字電子技術(shù)
上傳時間： 2022-06-24
上傳用戶：jiabin
信立誠科技主推低成本高性價比HC32F030F8TA-LQFP32可替換STM32F030K6T6，HC32F030F8TA比STM32F030K6T6單片機(jī)多集成了硬件除法器、蜂鳴器、電壓比較器和低電壓檢測，獨(dú)立PWM比STM32F030C8T6更豐富，12 位 1Msps 采樣的高速高精度 SARADC，內(nèi)置運(yùn)放，可比ST單片機(jī)能測量到外部更微弱信號。HC32F030F8TA防靜電可達(dá)8KV，比ST的防靜電能力更強(qiáng)。
標(biāo)簽： MCU
上傳時間： 2022-07-01
上傳用戶：qingfengchizhu
inineon公司的步進(jìn)馬達(dá)驅(qū)動擴(kuò)展板采用通用6AH橋IFX9201SG和XMC1300AB步微控制器（MCU）.IFX9201SG設(shè)計用于DC馬達(dá)或其它感性負(fù)載，它的輸出脈寬調(diào)制頻率高達(dá)20kHz，每個開關(guān)在Tj=25℃時的RDSon為100mQ，邏輯輸入和3.3V和5.0VTTLUCMOS兼容，具有低待機(jī)電流，斬波電流限制，具有門鎖行為的短路關(guān)斷和超溫關(guān)斷，而XMC1300微控制器（MCU）是基于ARM Cortex-M0處理器核的XIMC1000系列MCU，具有實時馬達(dá)控制和數(shù)字功率轉(zhuǎn)換，以及用于LED照明應(yīng)用的外設(shè).XIMC1300MCU是高性能32位ARM Cortex-MOCPU，單周期32位硬件乘法器，操作系統(tǒng)支持系統(tǒng)計時器（SysTick），具有超低功耗和嵌套向量中斷控制器（NVIC），MATH協(xié)處理器（MATH），用于三角算法的CORDIC單元和除法單元，片上存儲器包括有8KB ROM，，16KB高速SRAM和高達(dá)200KB閃存程序和數(shù)據(jù)存儲器，以及USIC，UART，雙SPI和四SPI，IC，IS和LIN接口通信外設(shè)等.本文介紹了IFX9201+XMC1300主要特性，框圖，多種H橋應(yīng)用電路圖以及步進(jìn)馬達(dá)驅(qū)動擴(kuò)展板框圖和應(yīng)用框圖，電路圖和PCB設(shè)計圖.
上傳時間： 2022-07-02
上傳用戶：kingwide
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
