国产精品sm,中文字幕亚洲欧美一区二区三区,五月综合激情

碼元同步

移植TI的永磁同步電機（PMSM）速度閉環(huán)調(diào)速程序

·年前移植了一下TI的永磁同步電機程序，編碼器速度閉環(huán)。程序的改動都作了標注，貢獻出來供大家參考。說明：省線式編碼器，電機先開環(huán)，等到Z信號后再速度閉環(huán)。（電機編碼器有點問題，才這樣）注意：這只是一個試驗程序，不具備商用功能。

標簽： PMSM 移植永磁同步電機速度

上傳時間： 2013-07-31

上傳用戶：thinode
基于DSP的永磁同步電機變頻調(diào)速系統(tǒng)及其仿真

·摘要：采用DSP處理器實現(xiàn)永磁同步電機變頻調(diào)速系統(tǒng).該系統(tǒng)由主電路、控制和輔助電路構(gòu)成.主電路中逆變器采用IGBT功率模塊.控制電路以TMS320F240芯片為核心,將系統(tǒng)控制、通訊、顯示與保護,系統(tǒng)參數(shù)、故障等信息保存在芯片存貯器中.輔助電路由輔助開關(guān)電源、驅(qū)動及電流電壓檢測電路組成.系統(tǒng)初始化后進入由鍵盤、顯示、SCI、故障處理等模塊組成的后臺程序.而前臺程序主要進行內(nèi)外兩環(huán)的數(shù)

標簽： DSP 永磁同步電機變頻調(diào)速系統(tǒng) 仿真

上傳時間： 2013-04-24

上傳用戶：laozhanshi111
永磁同步電機(PMSM) PI設(shè)計

·摘要：由于永磁同步電機（PMSM）具有轉(zhuǎn)矩控制簡單、體積小、高效節(jié)能等優(yōu)點，逐漸成為新型電梯拖動系統(tǒng)發(fā)展的主流。本文在給出數(shù)學(xué)模型的基礎(chǔ)上,應(yīng)用SVPWM調(diào)制技術(shù)對PMSM進行控制，將廣義預(yù)測控制應(yīng)用于電流環(huán)節(jié)，構(gòu)成預(yù)測PI電流調(diào)節(jié)器。仿真分析和實際應(yīng)用結(jié)果表明，與傳統(tǒng)電流調(diào)節(jié)器相比,采用預(yù)測PI調(diào)節(jié)器其控制性能有較大提高。

標簽： PMSM nbsp PI 永磁同步電機

上傳時間： 2013-04-24

上傳用戶：gxmm
永磁同步電機異步起動程序代碼

·永磁同步電機異步起動程序代碼

標簽： 永磁同步電機代碼起動程序

上傳時間： 2013-05-23

上傳用戶：wmwai1314
低速永磁同步電動機的設(shè)計研究

·摘　要:詳細介紹和分析了用于電梯的無齒輪低速永磁同步電動機(以下簡稱PMSM) 產(chǎn)生轉(zhuǎn)矩波動的原因和消除轉(zhuǎn)矩波動的種種對策。樣機已經(jīng)裝梯試驗,試驗結(jié)果證明了設(shè)計思想的正確性。

標簽： 低速永磁同步電動機

上傳時間： 2013-07-04

上傳用戶：ccclll
STM32的TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換

TIM1_CC1觸發(fā)雙ADC作同步規(guī)則轉(zhuǎn)換，DMA存儲轉(zhuǎn)換結(jié)果。請使用\MDK-ARM(uV4)下的Keil工程文件，已調(diào)試通過。

標簽： STM ADC TIM 32

上傳時間： 2013-08-01

上傳用戶：zhliu007
針對醫(yī)療系統(tǒng)基于ADC0809的多通道同步數(shù)據(jù)采集

多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對醫(yī)療系統(tǒng)設(shè)計完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價比。\r\n

標簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道

上傳時間： 2013-08-08

上傳用戶：busterman
使用Verilog編寫的同步FIFO

使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

標簽： Verilog FIFO 編寫

上傳時間： 2013-08-12

上傳用戶：ljt101007
基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究

針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實驗中,使用了現(xiàn)場可編程門陣列( FPGA) 來實現(xiàn)各模塊的邏輯功能。最終實現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗證了動態(tài)內(nèi)存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325
FPGA異步時鐘設(shè)計中的同步策略

FPGA異步時鐘設(shè)計中的同步策略，需要

標簽： FPGA 異步時鐘策略

上傳時間： 2013-08-23

上傳用戶：540750247