<button id="o4msy"></button>
altera fpga 基于vhdl,實(shí)現(xiàn)vga的同步block.
標(biāo)簽： altera block fpga vhdl
上傳時(shí)間： 2013-08-26
上傳用戶：hn891122
基于FPGA的新型數(shù)據(jù)位同步時(shí)鐘提取(CDR)實(shí)現(xiàn)方法
標(biāo)簽： FPGA CDR 數(shù)據(jù) 位同步時(shí)鐘
上傳時(shí)間： 2013-08-28
上傳用戶：huyahui
這是篇, 覺得甚是有用，大家共同學(xué)學(xué)。
標(biāo)簽： FPGA OFDM 寬帶數(shù)據(jù) 同步系統(tǒng)
上傳時(shí)間： 2013-08-31
上傳用戶：ming52900
FPGA同步設(shè)計(jì)技術(shù),對在FPGA設(shè)計(jì)中出現(xiàn)的同步問題,毛刺的處理等問題,給出了相應(yīng)的對策
標(biāo)簽： FPGA 同步設(shè)計(jì)
上傳時(shí)間： 2013-09-03
上傳用戶：lijianyu172
同步復(fù)位和異步復(fù)位,FPGA設(shè)計(jì)
標(biāo)簽： FPGA 同步復(fù)位 異步復(fù)位
上傳時(shí)間： 2013-09-05
上傳用戶：swaylong
protel 元 件 封 裝 總 結(jié) 很 全 很 詳 細(xì)
標(biāo)簽： protel
上傳時(shí)間： 2013-09-20
上傳用戶：maricle
空間多媒體通信過程中存在的不可預(yù)測的分組數(shù)據(jù)丟失、亂序，可變的鏈路傳輸及處理時(shí)延抖動以及收發(fā)端時(shí)鐘不同步與漂移等問題，這可能導(dǎo)致接收端在對音視頻數(shù)據(jù)進(jìn)行顯示播放時(shí)產(chǎn)生音視頻不同步現(xiàn)象。為了解決此問題，提出了一種改進(jìn)的基于時(shí)間戳的空間音視頻同步方法，該方法采用一種相對時(shí)間戳映射模型，結(jié)合接收端同步檢測和緩沖設(shè)計(jì)，能夠在無需全網(wǎng)時(shí)鐘和反饋通道的情況下，實(shí)現(xiàn)空間通信中的音視頻同步傳輸，并在接收端進(jìn)行同步播放顯示。對該方法進(jìn)行了仿真，結(jié)果表明了設(shè)計(jì)的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達(dá)到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實(shí)現(xiàn)音視頻同步傳輸，并且開銷很小，可應(yīng)用在空間多媒體通信中。
標(biāo)簽： 音視頻
上傳時(shí)間： 2013-11-21
上傳用戶：comer1123
多個(gè)DDS器件同步后，就可以在多個(gè)頻率載波實(shí)現(xiàn)相位和幅度的精確數(shù)字調(diào)諧控制。這種控制在雷達(dá)應(yīng)用和用于邊帶抑制的正交(I/Q)上變頻中很有用。
標(biāo)簽： GSPS 9910 AD 數(shù)字頻率合成器
上傳時(shí)間： 2013-11-13
上傳用戶：lingzhichao
給出了具有置0、置1功能及不確定輸出狀態(tài)的同步RS觸發(fā)器的Multisim仿真方法，即用字組產(chǎn)生器產(chǎn)生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態(tài)輸出信號的波形，可直觀描述觸發(fā)器的置0、置1過程及不確定狀態(tài)的產(chǎn)生過程。分析了同步RS觸發(fā)器不確定輸出狀態(tài)的Multisim仿真方案。所述方法的創(chuàng)新點(diǎn)是解決了同步RS觸發(fā)器的工作波形無法用電子實(shí)驗(yàn)儀器進(jìn)行分析驗(yàn)證的問題。
標(biāo)簽： Multisim 同步RS觸發(fā)器 仿真
上傳時(shí)間： 2013-10-12
上傳用戶：米卡
隨著對IEEE1641標(biāo)準(zhǔn)研究的逐漸深入，信號的構(gòu)建成為了研究重點(diǎn)。對信號模型進(jìn)行同步和門控控制，可以影響到TSF（測試信號框架）模型的輸出，從而達(dá)到控制信號的目的，使測試需求更加完善以及測試過程更加精確。
標(biāo)簽： STD 標(biāo)準(zhǔn) 信號模型 門控機(jī)制
上傳時(shí)間： 2014-01-01
上傳用戶：YUANQINHUI
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
