DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
工業生產過程往往具有非線性、不確定性，難以建立精確的數學模型。應用常規的PID控制器難以達到理想的控制效果。作為的重要分支，人工神經網絡具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統建模、辨識和控制中常用的理論和方法。其中，神經元具有很強的信息綜合、學習記憶、自學習和自適應能力，可以處理那些難以用模型和規則描述的過程，將神經元與PID結合，應用到實際的控制中，可以在線調整PID的參數，使系統具有較強的抗干擾能力、自適應能力和較好的魯棒性。 目前，人工神經網絡的研究主要是神經網絡的理論研究、神經網絡的應用研究和神經網絡的實現技術研究，這三方面是相互依賴和相互促進的關系。本文主要側重的是神經網絡的實現技術研究方面，創新性地利用FPGA嵌入式系統開發技術實現單神經元PID智能控制器的研究與設計，并將其封裝成為一個專用的IP核供其他的控制系統使用。 首先，對單神經元PID智能控制器的設計原理和設計算法進行了深入的研究與分析；其次，利用MATLAB設計單神經元PID智能控制器，針對特定的被控對象，對其進行仿真實驗，獲得比較理想的系統輸出；然后，研究基于FPGA的單神經元智能控制算法的實現，對控制器進行VHDL語言分層設計，使用Altera公司的軟件QuartusⅡ6.1進行仿真實驗。兩個仿真實驗結果表明，基于FPGA的單神經元智能控制器比MATLAB設計的單神經元PID智能控制器性能優良。 本文的設計模塊主要包括權值修改模塊、誤差計算模塊、權值產生模塊和輸出模塊。在各個模塊的設計中進行了優化處理，使本文的設計不僅利用的硬件資源少，而且也有很快的運行速度，同時也改善了傳統控制器的控制性能。
上傳時間： 2013-04-24
上傳用戶：13517191407
隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
上傳時間： 2013-07-17
上傳用戶：bruce
在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。 論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。 本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。
上傳時間： 2013-07-19
上傳用戶：dct灬fdc
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數學模型的場合進行有效的控制；近年來，FPGA及EDA技術發展迅速。本論文就是要結合這兩種先進技術，在一塊FPGA芯片上實現一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統設計。 首先闡述了模糊控制的理論基礎，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結構和VHDL語言的基礎上，采用自項向下的設計方法，應用主流EDA工具進行模糊控制各模塊的設計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應用的要求。 本論文是以VHDL和FPGA為代表的現代數字系統設計技術在智能控制領域應用的一個嘗試，拓寬了模糊控制器的實現形式，相比于傳統的以單片機為載體的模糊控制器，在系統的簡單性、實時性和經濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
減搖鰭是船舶與海洋工程中的一種重要系統，目前已在多種船舶中廣泛應用。減搖鰭對于提高船舶耐波性，增加船舶使用壽命，改善設備與人員的工作條件，提高艦艇的戰斗力具有重要作用。減小船舶橫搖是目前船舶運動控制領域的重要課題之一。本文以船舶減搖鰭系統作為研究對象，重點講述了基于ARM處理器的減搖鰭控制器的設計與實現方案。 減搖鰭系統目前大多采用基于力矩對抗原理的PID控制器。控制器的性能對船舶自然橫搖周期和無因次橫搖衰減系數有著很大的依賴關系。由于船舶橫搖運動的復雜性、非線性、時變性和海況的不確定性，經典PID控制難以獲得滿意的控制效果。采用先進的控制策略是解決這一問題的有效方法。本論文將模糊控制與PID控制相結合，實現了無須精確的對象模型，只須將操作人員和專家長期實踐積累的經驗知識用控制規則模型化，然后用模糊推理在線辨識對象特征參數，便可對PID參數實現自整定。另外，浪級調節器做為減搖鰭控制器的一個重要組成部分，本論文也對其設計進行了研究，提出了一種基于海浪譜估計的浪級調節器的設計方法，彌補了傳統浪級調節器不能充分利用海浪信息的不足。 目前大多數的減搖鰭控制器使用單片機作為主處理器或者以工控機為基礎開發而來的，前者集成度不高，穩定性也不好，而后者成本較高。因此，本課題設計了一款新型的基于ARM處理器的減搖鰭控制器，解決了上述問題。該系統主要由硬件平臺和軟件平臺兩部分組成。硬件平臺主要包括基于飛利浦公司的LPC2214的控制器核心電路和輔助實現控制的驅動電路；軟件平臺主要是基于ARM的軟件，包括啟動代碼和應用程序。 研究結果表明：開發的嵌入式減搖鰭控制系統不僅具有集成度高、性價比高、性能優越、抗干擾能力強、穩定性好、實時性高等優點。同時更能夠適應減搖鰭控制系統智能化的發展趨勢，所以該減搖鰭控制器具有很好的使用價值及意義。
上傳時間： 2013-07-10
上傳用戶：giser
自動售貨機作為自助服務領域中的一員，為國內外該領域廠商所研究，并且得到了廣泛的應用。為了適應客戶的需求，需要開發一套功能更加完善、擴展性能更強的自動售貨機控制器。 本文以國內自動售貨機制造商--湖南金碼智能設備制造有限公司在自動售貨機控制器的研究現狀為背景，分析了公司現有控制器的不足，并制定出基于ARM7與嵌入式實時操作系統μC/OS-Ⅱ的自動售貨機控制器的設計方案。 系統硬件完成了控制器外圍各模塊的接口電路圖設計，分析了自動售貨機控制器的組成；實現了電源模塊、MDB外設驅動模塊、電機驅動模塊、鍵盤與顯示模塊以及數據存儲模塊的開發，并對各模塊的原理與電氣特性進行了詳細的說明。 軟件上，將μC/OS-Ⅱ成功移植了至ARM7體系結構；針對售貨機本身是一個自反應、事件驅動的系統，使用有限狀態機來管理系統狀態以及狀態轉換，并高效地實現了更適用于復雜系統的層次型有限狀態機；在μC/OS-Ⅱ與層次有限狀態機的新軟件框架支持下，編寫了鍵盤與顯示模塊、MDB設備、數據存儲設備等的驅動程序和系統應用程序。 最后，調試與試驗表明基于ARM的控制器滿足售貨機基本要求，并且本課題的設計方案對較復雜的嵌入式系統的研究有一定的借鑒意義和應用價值。
上傳時間： 2013-05-31
上傳用戶：18274401755
電液控制作為液壓控制的一個新分支，因為其本身的特點正得到越來越廣泛的應用。電液控制系統的發展對電液控制技術提出了更高的要求，這必將促進電液控制技術的發展。本文在教研室多年電液控制經驗的基礎上，提出開發通用型電液系統數字控制器。 通過對電液控制技術的研究，了解電液系統的一般構成，結合多個具體實例，本文提出數字式電液控制器概念，以ARM微處理器為硬件核心，采用多種智能控制算法解決電液系統閉環控制問題。 數字控制器以PHILIPS公司的32位ARM7微處理器LPC2292為硬件核心，配有高速AD、DA轉換器。硬件設計注重通用性，具有多種輸入、輸出通道，可以采集和輸出多種、多個模擬量信號和數字量信。具有多種通信接口，可以實現近距離監控或者遠距離操控。人機交互通道豐富，具有報警、狀態指示、參數顯示等功能。采用光電隔離、獨立電源、屏蔽外殼等措施保證控制器具有良好的穩定性、可靠性。軟件設計采用UC/OS-II嵌入式操作系統，內部集成多種智能控制算法，保證電液系統閉環控制取得良好的效果。開發模擬試驗系統，可以模擬電液系統現場的各種信號和閉環回路，實現實驗室調試。采用Visual Basic開發上位機軟件，配合控制器完成參數修改、保存，繪制實時監控曲線，控制硬件等功能。 控制器解決了電液系統多樣性難題，客服模擬控制的缺點。研發出模糊自整定PID算法，它成功解決了閉環控制過程中設定信號不斷變化的難題。經過多次現場調試，目前控制器已經成功應用于國內多家企業的輪胎耐久性試驗機和密煉機兩種電液系統，在這兩種系統中成功取代進口國外模擬控制器，并且控制效果好于國外模擬控制器。關鍵詞：電液系統；ARM7；UC/OS-II；模糊自整定
上傳時間： 2013-05-31
上傳用戶：3233
智能控制器是智能斷路器的核心，不僅具有普通脫扣器的各種保護功能，而且還具有實時參數顯示、故障記憶和查詢、自診斷等多項功能。在回顧和總結了智能斷路器的發展歷程后，討論了當前智能斷路器的發展趨勢，提出了基于ARM的斷路器智能控制器的研究。本論文介紹了斷路器智能控制器的設計原理，同時重點闡述了斷路器智能控制器的各項參數測量及保護原理和算法，并進行了具體的硬件和軟件模塊的設計，旨在實現斷路器的智能保護。 本文涉及的斷路器智能控制器，在硬件上以PHILIPS公司的ARM芯片LPC2294為核心處理器，主要進行數據的實時采集處理和斷路器的故障保護。硬件設計采用了標準化模塊設計方法，硬件電路盡可能選擇標準化、模塊化結構的典型電路，以便擴展。其中，液晶選用的是SMG240128A，鍵盤芯片選用的是ZLG7290。軟件的編制采用模塊化編程方法，每一個模塊相對獨立，完成特定功能，便于維護添加新功能。編程工具為ARM公司提供的ADS1.2。為了保證智能控制器各種保護功能的可靠實現，論文中對智能控制器的干擾源進行了分析，從硬件和軟件兩個方面采取了多項設計措施，提高了智能控制器的穩定性和可靠性。實踐證明，論文中構建的斷路器智能控制器結構簡單，易于實現，可以滿足系統需要，因此具有較高的實用價值。
上傳時間： 2013-06-10
上傳用戶：yy307115118
