<button id="isiiy"></button> <strike id="isiiy"></strike>
將PID 控制與模糊控制的簡(jiǎn)便性、靈活性以及魯棒性融為一體,構(gòu)造了一個(gè)參數(shù)自整定模糊PID 控制器. 通過(guò)模糊控制規(guī)則在線調(diào)整PID 控制器的參數(shù),并利用MATLAB 語(yǔ)言結(jié)合具體實(shí)例方便而快速地實(shí)現(xiàn)了該控制器的計(jì)算機(jī)仿真. 仿真結(jié)果表明:該控制方法提高了控制系統(tǒng)的動(dòng)、靜態(tài)特性,使系統(tǒng)獲得了較好的性能.
標(biāo)簽： PID MATLAB 參數(shù) 模糊控制
上傳時(shí)間： 2016-05-09
上傳用戶：sardinescn
模糊自適應(yīng)PID控制器的設(shè)計(jì)，基于模糊控制，設(shè)計(jì)了模糊自適應(yīng)PID控制器，介紹了這種PID控制器的特點(diǎn)及參數(shù)設(shè)計(jì)規(guī)則，通過(guò)MATLAB仿真實(shí)現(xiàn)
標(biāo)簽： PID 模糊自適應(yīng) 控制器
上傳時(shí)間： 2013-12-24
上傳用戶：Pzj
提出了一類高動(dòng)態(tài)性能切換模糊PID控制器設(shè)計(jì)方法。通過(guò)對(duì)傳統(tǒng)PID控制中比例控制和微分控制作用的分析,結(jié)合模糊PID控制器魯棒性能和自適應(yīng)性好的優(yōu)點(diǎn),設(shè)計(jì)了一類新的模糊控制器。由于該類控制器先后經(jīng)歷比例控制,微分控制和模糊PID控制的切換,使被控系統(tǒng)不僅具有一般模糊PID控制器的所具有的良好的魯棒性能和自適應(yīng)性,而且與一般模糊控制器相比具有更小的超調(diào)量和調(diào)節(jié)時(shí)間,是一類動(dòng)態(tài)性能良好的控制器。最后將該控制器應(yīng)用于一伺服系統(tǒng)進(jìn)行仿真對(duì)比,并給出了Simulink仿真框圖。仿真結(jié)果說(shuō)明了該控制器的優(yōu)越性。
上傳時(shí)間： 2013-12-14
上傳用戶：6546544
基于Heeb監(jiān)督的單神經(jīng)元自適應(yīng)PID控制器S函數(shù)程序
標(biāo)簽： Heeb PID 單神經(jīng)元 S函數(shù)
上傳時(shí)間： 2014-07-22
上傳用戶：qoovoop
文檔為一種自校正PID控制器設(shè)計(jì)與仿真研究總結(jié)文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
標(biāo)簽： pid控制器
上傳時(shí)間： 2022-06-27
上傳用戶：bluedrops
文檔為汽車橫擺角速度模糊自適應(yīng)PID控制器設(shè)計(jì)與仿真詳解文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
標(biāo)簽： 自適應(yīng)PID控制器
上傳時(shí)間： 2022-06-29
上傳用戶：
本文以誤差和誤差變化率為輸入，利用模糊推理的方法實(shí)現(xiàn)了對(duì)PID參數(shù)的在線自動(dòng)整定，并且在MATLAB環(huán)境下對(duì)該控制器進(jìn)行了設(shè)計(jì)和仿真。從仿真結(jié)果可以看出，參數(shù)自整定模糊PID控制器控制效果優(yōu)于
上傳時(shí)間： 2013-04-24
上傳用戶：wanghui2438
針對(duì)傳統(tǒng)PID控制系統(tǒng)參數(shù)整定過(guò)程存在的在線整定困難和控制品質(zhì)不理想等問(wèn)題，結(jié)合BP神經(jīng)網(wǎng)絡(luò)自學(xué)習(xí)和自適應(yīng)能力強(qiáng)等特點(diǎn)，提出采用BP神經(jīng)網(wǎng)絡(luò)優(yōu)化PID控制器參數(shù)。其次，為了加快BP神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)收斂速度，防止其陷入局部極小點(diǎn)，提出采用粒子群優(yōu)化算法來(lái)優(yōu)化BP神經(jīng)網(wǎng)絡(luò)的連接權(quán)值矩陣。最后，給出了PSO-BP算法整定優(yōu)化PID控制器參數(shù)的詳細(xì)步驟和流程圖，并通過(guò)一個(gè)PID控制系統(tǒng)的仿真實(shí)例來(lái)驗(yàn)證本文所提算法的有效性。仿真結(jié)果證明了本文所提方法在控制品質(zhì)方面優(yōu)于其它三種常規(guī)整定方法。
標(biāo)簽： PID BP神經(jīng)網(wǎng)絡(luò) 控制器 參數(shù)優(yōu)化
上傳時(shí)間： 2014-03-21
上傳用戶：diets
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-06-13
上傳用戶：15071087253
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
