擴(kuò)頻通信體制在現(xiàn)代通信中的應(yīng)用越來(lái)越廣泛。由于擴(kuò)頻碼的偽隨機(jī)性和優(yōu)良的相關(guān)特性，這種體制本身就具有一定的抗干擾性能。但擴(kuò)頻信號(hào)的帶寬寬，容易受到空間電磁信號(hào)和人為發(fā)射的惡意信號(hào)干擾，干擾信號(hào)較強(qiáng)時(shí)，需要采取抗干擾措施。針對(duì)擴(kuò)頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應(yīng)濾波器的實(shí)現(xiàn)方案，并在其EVM板上進(jìn)行了實(shí)驗(yàn)，取得了較好的抗干擾效果。
上傳時(shí)間： 2013-11-18
上傳用戶：zl5712176
DSP 在與多個(gè)外設(shè)進(jìn)行通信時(shí)，通常需要對(duì)DSP 的串口進(jìn)行擴(kuò)展。本文詳細(xì)介紹了利用TL16C554 芯片對(duì)TMS320VC33 DSP 芯片進(jìn)行串口擴(kuò)展
上傳時(shí)間： 2013-10-29
上傳用戶：咔樂(lè)塢
一階IIR數(shù)字濾波器時(shí)域?yàn)V波效果模擬tzl1963摘要－ 供初學(xué)如何設(shè)計(jì)實(shí)際的數(shù)字濾波器參考。一，基本概念FIR Filter－有限長(zhǎng)單位脈沖響應(yīng)濾波器，傳遞函數(shù)：Σ−=−=10)()(NnnznhzH ； （1）)(nh是一個(gè)有限長(zhǎng)序列。IIR Filter－無(wú)限長(zhǎng)單位脈沖響應(yīng)濾波器，傳遞函數(shù)： ΣΣ=−=−−=NiiNiizbzazH01011)( ； （2）二，沖激響應(yīng)不變法設(shè)模擬濾波器的沖激響應(yīng)是h，取樣周期是T，則它的取樣沖擊響應(yīng)是。又設(shè)數(shù)字濾波器的沖擊響應(yīng)是。如果讓 )(tA)(n)(nThAh)(nh= (3) )(nThA這就是沖激響應(yīng)不變法，物理概念就是讓數(shù)字濾波器的沖激響應(yīng)等于對(duì)應(yīng)的模擬濾波器沖激響應(yīng)的抽樣函數(shù)。模擬濾波器的傳遞函數(shù)是它的沖激函數(shù)的拉氏變換，數(shù)字濾波器的傳遞函數(shù)的它的沖激函數(shù)的z變換。
標(biāo)簽： IIR 數(shù)字濾波器 時(shí)域 濾波
上傳時(shí)間： 2013-11-20
上傳用戶：gaome
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫(xiě)的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶：zhyfjj
介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無(wú)逆BM迭代譯碼算法，錢(qián)搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)，減小了譯碼器的時(shí)延，提高了譯碼的速率，使用了VHDL語(yǔ)言完成譯碼器的設(shè)計(jì)與實(shí)現(xiàn)。測(cè)試表明，該譯碼器性能優(yōu)良，適用于高速通信。
上傳時(shí)間： 2013-10-17
上傳用戶：cc1915
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時(shí)間： 2014-01-10
上傳用戶：15501536189
在點(diǎn)對(duì)多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過(guò)程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語(yǔ)言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡(jiǎn)單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。
上傳時(shí)間： 2013-11-02
上傳用戶：zhf01y
CoreFFT 是Actel 公司提供的基于Actel FPGA 結(jié)構(gòu)優(yōu)化的微秒級(jí)FFT 運(yùn)算軟核，為客戶提供功能強(qiáng)大和高效的DSP 解決方案。CoreFFT 應(yīng)用于Actel 以Flash 和反熔絲技術(shù)為基礎(chǔ)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）器件，專(zhuān)為講求高可靠性的應(yīng)用場(chǎng)合而設(shè)計(jì)，如雷達(dá)、地面和高空通信、聲學(xué)、石油和醫(yī)療信號(hào)處理等，應(yīng)用于需要耐受高溫并對(duì)固件錯(cuò)誤和輻射有免疫能力的場(chǎng)合。CoreFFT 可生成專(zhuān)為Actel FPGA 而優(yōu)化的軟核，進(jìn)行FFT 變換，將信號(hào)從時(shí)域轉(zhuǎn)移至頻域，從而分析信號(hào)的頻譜構(gòu)成。
上傳時(shí)間： 2014-01-17
上傳用戶：hj_18
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫(xiě)出源程序，在Virtex-II Pro 開(kāi)發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-11-25
上傳用戶：王成林。
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
