FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，
上傳時間： 2013-10-31
上傳用戶：chaisz
高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
標簽： JPEG 2000 FPGA 數(shù)據(jù)壓縮
上傳時間： 2013-11-22
上傳用戶：13691535575
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計的關(guān)鍵元器件。在工業(yè)設(shè)計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點： 1. 設(shè)計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設(shè)計和軟件開發(fā)、IP集成以及調(diào)試。
標簽： FPGA 工業(yè)應(yīng)用
上傳時間： 2013-11-18
上傳用戶：tb_6877751
定制簡單LED的IP核的設(shè)計源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進行測試。本資料為源代碼，原文設(shè)計過程詳見：【 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？】 硬件平臺：Digilent ZedBoard 開發(fā)環(huán)境：Windows XP 32 bit 軟件： XPS 14.2 +SDK 14.2
上傳時間： 2013-11-06
上傳用戶：yuchunhai1990
對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用
標簽： LabVIEW FPGA IP核 模塊設(shè)計
上傳時間： 2013-10-14
上傳用戶：xiaodu1124
QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-10-19
上傳用戶：wudu0932
ISE新建工程及使用IP核步驟詳解
上傳時間： 2015-01-01
上傳用戶：liuxinyu2016
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計》附帶的代碼
標簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時間： 2013-12-21
上傳用戶：王慶才
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
