在基于頻率特性的控制器參數(shù)自整定算法的研究中使用和撇混合編程進(jìn) 行仿真實驗, 利用兩種語言的優(yōu)勢互補, 在實驗速度與實時性方面有了很大提高。給出了實現(xiàn)設(shè)計的具體過 程, 使該算法從實驗室仿真層次上向現(xiàn)場實際應(yīng)用跨出了重要一步。
標(biāo)簽： 頻率特性 控制器 參數(shù) 仿真實驗
上傳時間： 2013-12-17
上傳用戶：ukuk
bsxfun, 一個matlab中十分常用的函數(shù). 可以快速地對matrix進(jìn)行接位複合運算~~
標(biāo)簽： bsxfun matlab matrix 十分
上傳時間： 2013-12-20
上傳用戶：ywqaxiwang
超聲波電機(jī)(Ultrasonic Motor簡稱USM)是八十年代發(fā)展起來的新型微電機(jī)。本文針對超聲波電機(jī)及其控制技術(shù)的研究現(xiàn)狀和發(fā)展趨勢,以我國研究技術(shù)相對比較成熟并有產(chǎn)業(yè)化前景的行波超聲波電機(jī)(Traveling-wave Ultrasonic Motor簡稱TUSM)的伺服控制技術(shù)為研究對象,以直徑60mm的行波超聲波電機(jī)TUSM60為研究實例,在特性測試、動穩(wěn)態(tài)性能分析,辨識模型建立、控制策略與控制算法的選擇與實現(xiàn)等方面展開研究。本論具體的研究內(nèi)容為： 在分析超聲波電機(jī)研究歷史和現(xiàn)狀的基礎(chǔ)上,結(jié)合國內(nèi)外超聲波電機(jī)特別是行波超聲波電機(jī)控制技術(shù)的發(fā)展趨勢,重點論述了行波超聲波電機(jī)及其驅(qū)動控制技術(shù)的研究進(jìn)展。 介紹行波超聲波電機(jī)的基本結(jié)構(gòu),并從該電機(jī)的主要理論基礎(chǔ)--壓電原理、行波合成、接觸模型出發(fā),分析了行波超聲波電機(jī)定子質(zhì)點的運動方程.并結(jié)合定轉(zhuǎn)子摩擦接觸特點,分析了行波超聲波電機(jī)的運行機(jī)理。 根據(jù)對行波超聲波電機(jī)測試和高精度控制的要求,研制出基于雙DSP和FPGA的超聲波電機(jī)高性能測試控制平臺。其中控制核心采用了雙DSP結(jié)構(gòu),可以在對行波超聲波電機(jī)進(jìn)行控制的同時,將必要的參數(shù)讀取出來進(jìn)行分析和研究。為行波超聲波電機(jī)瞬態(tài)特性分析以及控制策略、控制算法的深入研究打下了基礎(chǔ)。 對電機(jī)的瞬態(tài)、穩(wěn)態(tài)特性進(jìn)行的測試,可以分析驅(qū)動頻率、電壓以及相位差等調(diào)節(jié)量對電機(jī)輸出的影響。在此基礎(chǔ)上進(jìn)一步對行波超聲波電機(jī)的調(diào)節(jié)方式、控制算法選擇方面進(jìn)行分析,并得到相應(yīng)結(jié)論。 通過對實驗數(shù)據(jù)的總結(jié)和歸納,利用系統(tǒng)辨識中的非參數(shù)方法,建立在特定頻率條件下的近似線性模型。在行波超聲波電機(jī)工作范圍內(nèi),辨識若干組不同頻率條件下的近似線性模型,將這些模型的參數(shù)進(jìn)行二維或三維擬合,可以得到一個關(guān)于行波超聲波電機(jī)傳遞函數(shù)的模型。辨識模型的建立為合理的選擇和優(yōu)化控制參數(shù),控制效果的驗證等提供了行之有效的手段。 在對行波超聲波電機(jī)的速度控制、位置控制展開的研究中.首先利用遺傳算法對常規(guī)PI恒轉(zhuǎn)速控制的控制參數(shù)整定及修正方法進(jìn)行了研究；利用神經(jīng)元的在線自學(xué)習(xí)能力,研究和設(shè)計單神經(jīng)元PID-PI轉(zhuǎn)速控制器,提高控制系統(tǒng)對電機(jī)非線性和時變性的適應(yīng)能力；為了消除在伺服控制中,單一調(diào)節(jié)量(驅(qū)動頻率)情況下,低轉(zhuǎn)速的跳躍問題,研究和討論了多調(diào)節(jié)量分段控制方法,并利用模糊控制對控制方法的有效性進(jìn)行了驗證；在位置控制中,利用轉(zhuǎn)速控制研究的結(jié)果,研究和設(shè)計了位置--速度雙環(huán)(串級)控制器,實現(xiàn)了電機(jī)高精度位置伺服控制。 通過對已有控制系統(tǒng)的改進(jìn)和簡化,設(shè)計和研制了具有實用化價值行波超聲波電機(jī)控制器：并將研究成果應(yīng)用于針對核磁成像設(shè)備而設(shè)計的行波超聲波電機(jī)隨動控制系統(tǒng)中,同時嘗試了將該控制器用于高精度X-Y兩維定位平臺。
上傳時間： 2013-07-13
上傳用戶：mpquest
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計平臺，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進(jìn)行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機(jī)讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進(jìn)行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實現(xiàn)方案，簡要分析了其軟硬件結(jié)構(gòu)和功能；接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計方案；針對大容量故障數(shù)據(jù)的存儲問題，設(shè)計了在內(nèi)嵌PowerPC微處理器的FPGA上實現(xiàn)SDRAM控制器的方案，并運用modelsim6.0仿真工具對設(shè)計的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時間： 2013-07-17
上傳用戶：asddsd
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板?，F(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機(jī)制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)?、高信號密度、?biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
超聲波電機(jī)(Ultrasonic motors，簡稱USM)是一種全新原理的直接驅(qū)動電機(jī)，它利用壓電陶瓷逆壓電效應(yīng)激發(fā)的超聲振動作為驅(qū)動力，通過定轉(zhuǎn)子間的摩擦力來驅(qū)動轉(zhuǎn)子運動。與傳統(tǒng)的電磁電機(jī)相比，它具有低速大轉(zhuǎn)矩、無電磁干擾、動作響應(yīng)快、運行無噪聲、無輸入自鎖等卓越特性，在非連續(xù)運動領(lǐng)域、精密控制領(lǐng)域比傳統(tǒng)的電磁電機(jī)性能優(yōu)越得多。超聲波電機(jī)在工業(yè)控制系統(tǒng)、汽車專用電器、精密儀器儀表、辦公自動化設(shè)備、智能機(jī)器人等領(lǐng)域有廣闊的應(yīng)用前景，近年來倍受科技界和工業(yè)界的重視，成為當(dāng)前機(jī)電控制領(lǐng)域的一個研究熱點。 本文主要以行波型超聲波電機(jī)的驅(qū)動控制技術(shù)為研究對象，引入嵌入式系統(tǒng)理念，設(shè)計并制作了超聲波電機(jī)的驅(qū)動控制系統(tǒng)，并對超聲波電機(jī)的速度與定位控制做了深入的研究。本文主要研究內(nèi)容及成果如下： 介紹了超聲波電機(jī)的工作原理、特點及其應(yīng)用前景，總結(jié)了國內(nèi)外超聲波電機(jī)驅(qū)動控制技術(shù)的發(fā)展歷史和研究現(xiàn)狀，以及今后我國超聲波電機(jī)驅(qū)動控制技術(shù)的發(fā)展方向，明確了本文的研究內(nèi)容。 結(jié)合嵌入式系統(tǒng)特點及其開發(fā)方法，詳細(xì)介紹了超聲波電機(jī)嵌入式驅(qū)動控制系統(tǒng)的硬件和軟件設(shè)計過程，并總結(jié)了硬件、軟件的調(diào)試過程。最后，對所設(shè)計系統(tǒng)性能進(jìn)行了實驗測試和數(shù)據(jù)分析。 采用DDS技術(shù)解決超聲波電機(jī)所需要的高頻驅(qū)動電源和數(shù)字控制的問題。本文設(shè)計的以ARM控制器為核心，頻率、相位、幅值均可調(diào)的雙通道信號發(fā)生器，具有頻率和相位差控制精度高的特點。 本文介紹了速度與位置的常用控制策略。設(shè)計并搭建了基于增量式PID的速度和基于模糊PID的位置控制系統(tǒng)。速度控制采用增量式PID調(diào)節(jié)，其控制策略簡單、易行，通過實驗選擇合適的參數(shù)能適應(yīng)一般的控制精度要求。定位控制則采用模糊PID控制策略，該策略將模糊控制不需要精確的數(shù)學(xué)模型、收斂速度快的特點與PID簡單易行、能消除穩(wěn)態(tài)誤差的優(yōu)點相結(jié)合，改善了模糊控制器穩(wěn)態(tài)性能，使電機(jī)定位控制精度達(dá)到0.0880。
上傳時間： 2013-07-16
上傳用戶：wdq1111
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機(jī)讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進(jìn)行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
標(biāo)簽： I2C 隨機(jī) 讀寫 串行總線接口
上傳時間： 2013-06-08
上傳用戶：再見大盤雞
利用ARM的GPIO和SPI總線進(jìn)行FPGA的被動串行配置,加載速度可以達(dá)到200KBytes/Sec.
上傳時間： 2013-08-28
上傳用戶：Maple
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
