日本一区二区三区免费乱视频,欧美成人合集magnet,欧美成人午夜电影

頻率同步

ORCAD與PADS同步詳解

ORCAD與PADS同步詳解

標簽： ORCAD PADS

上傳時間： 2013-10-31

上傳用戶：born2007
基于FPGA的全新數字化PCM中頻解調器設計

為了對中頻PCM信號進行直接解調，提出一種全新的數字化PCM中頻解調器的設計方法。在實現過程中，采用大規模的FPGA芯片對位幀同步器進行了融合，便于設備的集成化和小型化。這種新型的中頻解調器比傳統的基帶解調器具有硬件成本低和誤碼率低等優點。

標簽： FPGA PCM 數字化中頻

上傳時間： 2013-10-22

上傳用戶：liaocs77
基于FPGA的光纖通信系統中幀同步頭檢測設計

　為實現設備中存在的低速數據光纖通信的同步復接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數據的接收端首先從復接數據中提取時鐘信號,進而檢測幀同步信號,為數字分接提供起始信號,以實現數據的同步分接。實驗表明,此方案成功地在光纖通信系統的接收端檢測到幀同步信號,從而實現了數據的正確分接。

標簽： FPGA 光纖通信系統幀同步檢測

上傳時間： 2013-10-22

上傳用戶：rnsfing
基于FPGA的新型高性能永磁同步電機驅動系統設計

為了研制高性能的全數字永磁同步電機驅動系統，本文提出了一種基于FPGA的單芯片驅動控制方案。它采用硬件模塊化的現代EDA設計方法，使用VHDL硬件描述語言，實現了永磁同步電機矢量控制系統的設計。方案包括矢量變換、空間矢量脈寬調制(SVPWM)、電流環、速度環以及串行通訊等五部分。經過仿真和實驗表明，系統具有良好的穩定性和動態性能，調節轉速的范圍可以達到0.5r/min~4200r/min，對干擾誤差信號具有較強的容錯性，能夠滿足高性能的運動控制領域對永磁同步電機驅動系統的要求。

標簽： FPGA 性能永磁同步電機驅動

上傳時間： 2015-01-02

上傳用戶：921005047
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-10-13

上傳用戶：lml1234lml
DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)?，F在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2013-10-18

上傳用戶：宋桃子
TMS320F28335的雙電動機同步控制平臺設計

TMS320F28335的雙電動機同步控制平臺設計

標簽： F28335 28335 320F TMS

上傳時間： 2015-01-02

上傳用戶：xlcky
直驅式永磁同步風力發電機性能研究

直驅式永磁同步風力發電機性能研究

標簽： 直驅永磁同步性能風力發電機

上傳時間： 2014-01-14

上傳用戶：hjkhjk
駕駛員輔助系統報警性能測試臺架的研究

車道偏離報警和前撞報警是駕駛員輔助系統的兩個重要組成部分，報警的正確率、誤報率和漏報率不僅是評價系統性能優劣的重要指標，也是影響駕駛員對輔助系統主觀感受的重要原因。使用NI公司的開發工具，設計和搭建了報警性能測試臺架，能夠將與實車采集的道路視頻影像信息時間同步的車輛狀態信息融合作為測試樣本，回放給待測的駕駛員輔助系統，進行硬件在環仿真測試，人工對比實際行車狀況判定報警是否相符合樣本中的實際道路環境，形成測試結果分析報告。最后，通過實驗初步驗證了該測試臺架的有效性。

標簽： 駕駛員輔助系統報警性能測試

上傳時間： 2013-11-13

上傳用戶：英雄
準等精度多周期同步測頻法及實現

準等精度多周期同步測頻法及實現

標簽： 等精度周期同步測頻法

上傳時間： 2014-01-20

上傳用戶：talenthn