阿v视频在线观看,欧美日韩精品免费,久久99精品久久久久久久青青日本

高速板布線

Altera(Intel)_MAX10_10M02SCU169開發板資料硬件參考設計+邏輯例程

Altera(Intel)_MAX10_10M02SCU169開發板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發板主要特征參數如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時鐘源頻率：50MHz；? 10M02SCU169C8G芯片內部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數為2K LE；? QM_MAX10_10M02SCU169開發板板載Silicon Labs的CP2102芯片來實現USB轉串口功能；? QM_MAX10_10M02SCU169開發板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開發板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開發板引出了芯片的3路按鍵用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的3路LED用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；

標簽： altera intel max10

上傳時間： 2022-05-11

上傳用戶：
Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發板主要特征參數如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時鐘源頻率：50MHz；? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數為6K LE；? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；

標簽： altera intel cyclone10

上傳時間： 2022-05-11

上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發板資料硬件參考設計

Artix-7 XC7A35T-DDR3開發板資料硬件參考設計資料QM_ XC7A35T開發板主要特征參數如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內部自帶豐富的Block RAM資源，達到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲器，型號為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測試，其中一路LED為FPGA_DONE信號指示燈；? QM _XC7A35T引出了芯片的JTAG調試端口，采用單排6p、2.54mm間距的排針；

標簽： DDR3

上傳時間： 2022-05-11

上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone_IV_EP4CE15_開發板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時鐘源頻率：50MHz；? EP4CE15F23C8N芯片內部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節的存儲容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；

標簽： altera intel cyclone

上傳時間： 2022-05-11

上傳用戶：zhanglei193
全志H6 開發板評估板 CADENCE_ORCAD硬件原理圖+PCB文件

全志H6 開發板評估板 CADENCE_ORCAD硬件原理圖+PCB文件，全志H6采用arm 四核A53架構，搭配MaliT720 GPU，支持OpenGL3.1，支持DDR4、EMMC5.0，芯片性能比上一代提高77%，解碼支持4K@60fps，最高分辨率可達6K(5780×2890)，支持 HDR10、HLG，并集成Allwinner Smartcolor3.0智能畫質引擎，另外，H6還提供了多種高速接口，包括USB3.0，PCIe2.0，千兆網口等，傳輸更快，信號更強。

標簽： h6開發板 orcad

上傳時間： 2022-05-12

上傳用戶：XuVshu
kintex7-xilinx的FPGA創龍開發板原理圖

高速數據采集和生成基于TIDSPTMS320C6678+XilinxFPGAKintex-7創龍開發板原理圖

標簽： kintex7 fpga 開發板

上傳時間： 2022-06-01

上傳用戶：kent
正點原子高速無線調試器用戶資料

1 產品簡介1.1 產品特點下載速度快，超越 JLINK V8，接近 JLINK V9采用 2.4G 無線通信，自動跳頻支持 1.8V~5V 設備，自動檢測支持 1.8V/3.3V/5V 電源輸出，上位機設置支持目標板取電/給目標板供電支持 MDK/IAR 編譯器，無需驅動，不丟固件支持 Cortex M0/M1/M3/M4/M7 等內核 ARM 芯片支持仿真調試，支持代碼下載、支持虛擬串口提供 20P 標準 JTAG 接口、提供 4P 簡化 SWD 接口支持 XP/WIN7/WIN8/WIN10 等操作系統尺寸小巧，攜帶方便1.2 基本參數產品名稱 ATK-HSWLDBG 高速無線調試器產品型號 ATK-HSWLDBG支持芯片 ARM Cortex M0/M1/M3/M4/M7 全系列通信方式 USB（免驅）仿真接口 JTAG、SWD支持編譯器 MDK、IAR串口速度 10Mbps（max）燒錄速度 10M通信距離 ≥10MTX 端工作電壓 5V（USB 供電）TX 端工作電流 151mARX 端工作電壓 3.3V/5V(USB 或者 JTAG 或者 SWD 供電)RX 端工作電流 132mA@5V工作溫度 -40℃~+85℃尺寸 66.5mm*40mm*17mm1.3 產品實物圖圖發送端圖接收端圖接收端接口輸出電壓示意圖，所有標注 GND 的引腳均為地線1.4 接線示意圖高速無線調試器發送端，接線圖：高速無線調試器接收端，JTAG/SWD 接口供電，接線示意圖：高速無線調試器接收端，USB 接口供電，接線示意圖：1.5 高速無線調試器工作原理示意圖電腦端高速無線調試器發送端 USB 接口目標 MCU 高速無線調試器接收端 JTAG/SWD 接口目標 MCU 高速無線調試器接收端5V 電源JTAG/SW 接口 USB 接口高速無線調試器JTAG/SW 接口目標 MCU 高速無線調試器接收端USB 接口電腦端高速無線調試器發送端無線模塊無線模塊2、MDK 配置教程注意：低版本 MDK 對高速無線調試器的支持不完善，推薦 MDK5.23及以上版本。MDK5.23~MDK5.26 對高速 DAP 的支持都有 bug，必須打補丁。參考“mdk 補丁”文件夾下的相關文檔解決。SWD 如果接3 線，請查看第 10 章，常見問題 1。要提高速度，參考 4.2 節配置無線參數為大包模式。如果無線通信不穩定，參考常見問題 4。

標簽： 高速無線調試器

上傳時間： 2022-06-04

上傳用戶：d1997wayne
高速ADC、DAC測試原理及測試方法

隨著數字信號處理技術和數字電路工作速度的提高，以及對于系統靈敏度等要求的不斷提高，對于高速、高精度的ADC、DAC的指標都提出了很高的要求。比如在移動通信、圖像采集等應用領域中，一方面要求ADC有比較高的采樣率以采集高帶寬的輸入信號，另一方面又要有比較高的位數以分辨細微的變化。因此，保證ADC/DAC在高速采樣情況下的精度是一個很關鍵的問題。ADC/DAC芯片的性能測試是由芯片生產廠家完成的，需要借助昂貴的半導體測試儀器，但是對于板級和系統級的設計人員來說，更重要的是如何驗證芯片在板級或系統級應用上的真正性能指標。ADC的主要參數ADC的主要指標分為靜態指標和動態指標2大類。靜態指標主要有：Differ ential Non-Li nearity（DNL）ntegral Non-Li nearity（INL）Of fset Error ull Scale Gain Error動態指標主要有：

標簽： ADC DAC

上傳時間： 2022-06-19

上傳用戶：
Allegro的高速AD電路設計

本文主要是以信號完整性理論（包括傳輸線理論）和電源完整性理論為基礎，對“1.0GSPS高速解調電路板”進行分析、設計與仿真。首先在對傳輸線理論進行介紹的基礎上，詳細的分析了反射與串擾產生的原理，對數字系統的時序分析進行了闡述，并介紹了差分傳輸方式。然后對電源完整性理論進行闡述，引入了電源阻抗的概念，結合對電容參數的分析闡述了其對阻抗控制的作用。最后，結合“基于FPGA的2.0G高速解調電路板”設計實例，應用Cadence軟件進行設計和仿真，首先確定關鍵網絡并對其進行信號完整性的仿真，通過預仿真進行布局布線并最后通過后仿真驗證。通過電源完整性的仿真確定了去耦電容選布方案，將電源阻抗控制在目標阻抗之內。通過研究發現，高速電路中的信號完整性和電源完整性的問題，是可以通過分析和仿真加以控制和改善的。與傳統的電路設計相比，這種帶有仿真、分析功能的新的高速電路設計方法，可以提高設計的效率和可靠性，縮短設計周期。

標簽： allegro 電路設計

上傳時間： 2022-07-11

上傳用戶：wangshoupeng199
VIP專區-PCB源碼精選合集系列（24）

VIP專區-PCB源碼精選合集系列（24）資源包含以下內容：1. 多層印制板設計基本要領.2. 印刷電路板的過孔設置原則.3. 高速電路傳輸線效應分析與處理.4. 混合信號PCB設計中單點接地技術的研究.5. 高性能PCB設計的工程實現.6. 高性能覆銅板的發展趨勢及對環氧樹脂性能的新需求.7. 如何快速創建開關電源的PCB版圖設計.8. 數字與模擬電路設計技巧.9. 探索雙層板布線技藝.10. 通孔插裝PCB的可制造性設計.11. 用單層PCB設計超低成本混合調諧器.12. 怎樣才能算是設計優秀的PCB文件？.13. PCB設計的可制造性.14. LVDS與高速PCB設計.15. pspice使用教程.16. 傳輸線.17. Pspice教程(基礎篇).18. powerpcb(pads)怎么布蛇形線及走蛇形線.19. DRAM內存模塊的設計技術.20. PCB被動組件的隱藏特性解析.21. 數字地模擬地的布線規則.22. 信號完整性知識基礎(pdf).23. 差分阻抗.24. pcb layout design(臺灣硬件工程師15年經驗.25. PCB設計經典資料.26. 高速PCB基礎理論及內存仿真技術(經典推薦).27. pcb layout規則.28. ESD保護技術白皮書.29. SM320 PCB LAYOUT GUIDELINES.30. HyperLynx仿真軟件在主板設計中的應用.31. pcb布線經驗精華.32. 計算FR4上的差分阻抗(PDF).33. Hyperlynx仿真應用:阻抗匹配.34. PCB布線原則.35. 高速PCB設計指南.36. 電路板布局原則.37. 磁芯電感器的諧波失真分析.38. EMI設計原則.39. 印刷電路板設計原則.40. PCB設計問題集錦.

標簽： 傳感器自動檢測技術教程

上傳時間： 2013-07-16

上傳用戶：eeworm