現代數字信號處理從視頻擴展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點,給出了一款使用高性能FPGA、DAC以及經先進的PCB設計工具設計、仿真的高速信號處理模塊,實現了對高速信號的實時接收和處理。關鍵詞:數字信號處理; 高速電路; FPGA;設計與仿真
上傳時間： 2013-10-21
上傳用戶：wendy15
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設計了一個用于多種高速串行協議的數據交換模塊,并解決了該模塊實現中的關鍵問題.該交換模塊實現4X模式RapidIO協議與4X模式PCI Express協議之間的數據交換,以及自定義光纖協議與4X模式PCI Express協議之間的數據交換,實現了單字讀寫以及DMA操作,并提供高速穩定的傳輸帶寬.
上傳時間： 2013-10-12
上傳用戶：rnsfing
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
文章分析了雷達高速寬帶數字接收與恢復的現狀，以及制約其發展的關鍵因素，提出基于高速串行器/解串器、FPGA和正交數字上變頻器的高速寬帶數字接收與恢復系統方案。系統以光纖為傳輸媒介，以FPGA為控制核心，正交調試器為信號調制平臺，完成高速數字接收、基帶信號預處理與基帶信號的上變頻等功能。該系統具有誤碼率低、可靠性高的優點。
上傳時間： 2014-12-28
上傳用戶：czl10052678
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
異步FIFO結構設計簡介
標簽： FIFO
上傳時間： 2013-11-02
上傳用戶：786334970
OFDM是無人機高速遙測信道中的主要傳輸技術之一，但是OFDM系統的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結合的峰均比抑制方案。仿真結果表明，RCF算法能夠實現峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產生的限幅噪聲，降低系統誤碼率。
上傳時間： 2013-10-09
上傳用戶：sunshie
為了提高CPU模塊之間的點對點通信速率，通過對以太網控制器MAC的研究，設計出一種點對點高速通信控制器。該控制器是基于媒體無關接口MII和以太網收發器的點對點高速通信控制器。利用VHDL語言編寫該控制器的相關代碼，使用MAXPLUSⅡ對該控制器的數據發送和數據接收進行仿真，并在實驗室樣機上進行實現。仿真結果和實驗結果表明這種點對點高速通信控制器的設計方法是可行的。
上傳時間： 2013-11-09
上傳用戶：zhangxin
