韩国精品一区,色操视频在线,久草成色在线

28335硬件電路

STM32F407VGT6+DRV8825多路電機(jī)驅(qū)動(dòng)ad硬件原理圖+PCB文件+封裝

STM32F407VGT6+DRV8825多路電機(jī)驅(qū)動(dòng)ad硬件原理圖+PCB文件+封裝,ad 設(shè)計(jì)的工程文件，包括原理圖及PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，可作為你產(chǎn)品設(shè)計(jì)的參考。

標(biāo)簽： stm32 drv8825 電機(jī)驅(qū)動(dòng)

上傳時(shí)間： 2022-04-24

上傳用戶：kingwide
30路PT100溫度數(shù)據(jù)自動(dòng)采集硬件+單片機(jī)軟件+PC上位機(jī)軟件系統(tǒng)設(shè)計(jì)

30路PT100溫度數(shù)據(jù)自動(dòng)采集硬件+單片機(jī)軟件+PC上位機(jī)軟件系統(tǒng)設(shè)計(jì)，多年前做的小項(xiàng)目，硬件已實(shí)現(xiàn)包括PROTEL 99SE 設(shè)計(jì)的硬件原理圖+PCB文件，W77E58單片機(jī)軟件，EPM7128S CPLD邏輯，VB設(shè)計(jì)的上位機(jī)數(shù)據(jù)采集界面軟件，機(jī)械屏蔽外殼。可作為你產(chǎn)品設(shè)計(jì)的參考。自動(dòng)測溫系統(tǒng)設(shè)計(jì)目錄1、設(shè)計(jì)目的由于人工用萬用表測量不僅浪費(fèi)時(shí)間與人力，而且也只是得到傳感器的電阻值，不能直觀的反映出磁體的溫度值，0.45T系統(tǒng)軟件開發(fā)及臨床的應(yīng)用也給測量帶來了不變，今采用磁體溫度自動(dòng)測量系統(tǒng)，可以完全克服這些矛盾，在系統(tǒng)成像掃描后可以開啟磁體溫度自動(dòng)測量系統(tǒng)通過PC串口隨時(shí)讀取30路磁體溫度數(shù)據(jù)。2、設(shè)計(jì)方案1》硬件方案：采用通過主機(jī)的串口來讀取這30路溫度數(shù)據(jù)，主機(jī)與MCU的通信采用RS232的方式，主機(jī)給MCU命令，MCU在與CPLD之間在進(jìn)行邏輯控制，通過CPLD來控制這30路電流型模擬開關(guān)（或者繼電器）的選通，來定時(shí)（如200 ms）一路一路的來選通溫度傳感器，然后在通過變送器進(jìn)行電阻到電流電壓的轉(zhuǎn)換，通過12位A/D轉(zhuǎn)換器，將溫度模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，將這些數(shù)字信號(hào)送入MCU進(jìn)行數(shù)據(jù)處理，線上電阻補(bǔ)償?shù)龋詈笸ㄟ^串口將MCU處理后的數(shù)據(jù)送入HOST顯示出來。

標(biāo)簽： pt100 溫度數(shù)據(jù)自動(dòng)采集單片機(jī)

上傳時(shí)間： 2022-05-17

上傳用戶：trh505
基于TMS320C6713和USB2.0的多路實(shí)時(shí)信號(hào)采集系統(tǒng)的研究.rar

隨著現(xiàn)代科學(xué)技術(shù)的迅速發(fā)展和人們對(duì)數(shù)據(jù)采集技術(shù)要求的日益提高，近年來數(shù)據(jù)采集技術(shù)得到了長足的發(fā)展，主要表現(xiàn)為精度越來越高，傳輸?shù)乃俣仍絹碓娇臁５歉鞣N基于ISA、PCI 等總線的數(shù)據(jù)采集系統(tǒng)存在著安裝麻煩、受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源的限制、可擴(kuò)展性差等缺陷，嚴(yán)重的制約了它們的應(yīng)用范圍。USB 總線的出現(xiàn)很好的解決了上述問題，它是1995 年INTEL、NEC、MICROSOFT、IBM 等公司為解決傳統(tǒng)總線的不足而推出的一種新型串行通信標(biāo)準(zhǔn)。為了適應(yīng)高速傳輸?shù)男?要，2004 年4月，這些公司在原來1.1 協(xié)議的基礎(chǔ)上制定了USB2.0 傳輸協(xié)議，使傳輸速度達(dá)到了480Mb/s。該總線具有安裝方便、高帶寬、易擴(kuò) 展等優(yōu)點(diǎn)，已經(jīng)逐漸成為現(xiàn)代數(shù)據(jù)采集傳輸?shù)陌l(fā)展趨勢。以高速數(shù)字信號(hào)處理器（DSPs）為基礎(chǔ)的實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)近年來發(fā)展迅速，并獲得了廣泛的應(yīng)用。TMS320C6713 是德州儀器公司（ Texas Instrument ）推出的浮點(diǎn)DSPs ，其峰值處理能力達(dá)到了 1350MFLOPS，是目前國際上性能最高的DSPs 之一。同時(shí)該DSPs 接口豐富，擴(kuò)展能力強(qiáng)，非常適合于做主控芯片。基于TMS320C6713 和USB2.0，本文設(shè)計(jì)了一套多路實(shí)時(shí)信號(hào)采集系統(tǒng)。該設(shè)計(jì)充分利用了高速數(shù)字信號(hào)處理器TMS320C6713 和USB 芯片 CY7C68001 的各種優(yōu)點(diǎn)，實(shí)現(xiàn)了傳輸速度快，采樣精度高，易于擴(kuò)展，接口簡單的特點(diǎn)。在本文中詳細(xì)討論了各種協(xié)議和功能模塊的設(shè)計(jì)。本文的設(shè)計(jì)主要分為硬件部分和軟件部分，其中硬件部分包括模擬信號(hào)輸入模塊，AD 數(shù)據(jù)采集模塊，USB 模塊，所有的硬件模塊都在TMS320C6713 的協(xié)調(diào)控制下工作，軟件部分包括DSP 程序和PC 端程序設(shè)計(jì)。總的設(shè)計(jì) 思想是以TMS320C6713為核心，通過AD 轉(zhuǎn)換，將采集的數(shù)據(jù)傳送給 TMS320C6713 進(jìn)行數(shù)據(jù)處理，并將處理后的數(shù)據(jù)經(jīng)過USB 接口傳送到上位機(jī)。

標(biāo)簽： C6713 320C 6713 TMS

上傳時(shí)間： 2013-04-24

上傳用戶：fudong911
基于FPGA的多路脈沖時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).rar

在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時(shí)序及屬性。該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級(jí)。可以同時(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長為5ns。

標(biāo)簽： FPGA 多路脈沖

上傳時(shí)間： 2013-06-15

上傳用戶：ZJX5201314
基于ARM的嵌入式測控硬件平臺(tái)設(shè)計(jì)

隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)在人們的生產(chǎn)生活中發(fā)揮著越來越重要的作用。近年來，基于ARM處理器和μC/OS-II操作系統(tǒng)的嵌入式技術(shù)已經(jīng)成為當(dāng)前嵌入式領(lǐng)域的研究熱點(diǎn)之一。論文主要研究基于ARM7處理器和μC/OS-II操作系統(tǒng)的嵌入式測控平臺(tái)架構(gòu)，為測控系統(tǒng)開發(fā)提供一個(gè)方便功能擴(kuò)展的軟硬件環(huán)境。在此基礎(chǔ)上，以加速度計(jì)為對(duì)象，利用嵌入式系統(tǒng)的豐富資源，完成對(duì)其內(nèi)部溫度及加速度信號(hào)的采集實(shí)例。硬件設(shè)計(jì)分為核心系統(tǒng)設(shè)計(jì)和數(shù)據(jù)采集控制子系統(tǒng)設(shè)計(jì)兩部分。核心系統(tǒng)主要包括控制核心S3C44BOX模塊、存儲(chǔ)器模塊、調(diào)試接口模塊、液晶顯示模塊以及數(shù)控鍵盤模塊等。完成了母板的設(shè)計(jì)與驗(yàn)證，并預(yù)留多種接口，增強(qiáng)了可擴(kuò)展性。采集控制子系統(tǒng)作為數(shù)據(jù)采集及控制機(jī)構(gòu)，主要由A/D轉(zhuǎn)換芯片完成和串行通信模塊，用來接收傳感器傳輸?shù)臄?shù)據(jù)，經(jīng)ARM處理器分析處理后，通過串行通訊方式與下位機(jī)通信。由于有多個(gè)下位系統(tǒng)，平臺(tái)設(shè)計(jì)擴(kuò)展了8路帶高速緩沖的異步串行通信模塊。最后，對(duì)各硬件模塊進(jìn)行總體調(diào)試，并對(duì)調(diào)試結(jié)果進(jìn)行了分析。調(diào)試結(jié)果表明，該硬件平臺(tái)不僅響應(yīng)速度快、成本低、可靠性好，而且具有良好的可移植性和可裁剪性，便于根據(jù)實(shí)際需求進(jìn)行功能擴(kuò)展和裁剪，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。

標(biāo)簽： ARM 嵌入式測控平臺(tái)設(shè)計(jì)

上傳時(shí)間： 2013-07-26

上傳用戶：zhqzal1014
WCDMA多用戶檢測算法的研究和下行鏈路解復(fù)用技術(shù)的FPGA實(shí)現(xiàn)

本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。

標(biāo)簽： WCDMA FPGA 多用戶檢測下行鏈路

上傳時(shí)間： 2013-07-29

上傳用戶：jiangxin1234
基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)與實(shí)現(xiàn)

隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.

標(biāo)簽： FPGA 多路傳輸片的設(shè)計(jì)

上傳時(shí)間： 2013-07-16

上傳用戶：asdkin
基于DSP和FPGA的自動(dòng)指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)

隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識(shí)別技術(shù)受到了廣泛的關(guān)注。指紋識(shí)別是生物特征識(shí)別中的一項(xiàng)重要內(nèi)容，一直以來是國內(nèi)外的研究熱點(diǎn)。嵌入式自動(dòng)指紋識(shí)別是指指紋識(shí)別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動(dòng)指紋識(shí)別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個(gè)庫中的指紋進(jìn)行一一匹配，因此這類系統(tǒng)在處理較大指紋庫時(shí)下匹配時(shí)間相當(dāng)長。為了克服這個(gè)缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺(tái)，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時(shí)，還設(shè)計(jì)了各硬件模塊的驅(qū)動(dòng)程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動(dòng)指紋識(shí)別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫添加、刪除、編輯的功能。最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識(shí)別，各模塊工作穩(wěn)定。同時(shí)，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開發(fā)，快速應(yīng)用于各種場合。

標(biāo)簽： FPGA DSP 自動(dòng) 指紋識(shí)別系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶：guanliya
基于FPGA的多路碼分復(fù)用通信系統(tǒng)實(shí)現(xiàn)

第三代移動(dòng)通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動(dòng)通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號(hào)的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中，我們綜合考慮了系統(tǒng)性能要求，功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動(dòng)相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式，并在Quartus軟件平臺(tái)上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過對(duì)硬件測試板的測試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測試的基礎(chǔ)上對(duì)系統(tǒng)提出了改進(jìn)意見。

標(biāo)簽： FPGA 多路分通信系統(tǒng)

上傳時(shí)間： 2013-06-27

上傳用戶：fzy309228829
四路同步數(shù)據(jù)采集和處理系統(tǒng)的設(shè)計(jì)

數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。

標(biāo)簽： 同步數(shù)據(jù)采集處理系統(tǒng)

上傳時(shí)間： 2013-07-07

上傳用戶：小火車?yán)怖怖?/p>