亚洲丝袜美腿一区,国产美女撒尿一区二区,久久久人成影片一区二区三区

28335硬件電路

介紹一種高分辨率的雙路A/D轉換器AD7711

介紹一種高分辨率的雙路A/D轉換器AD7711，能滿足雙路A/D采樣要求。內(nèi)容包括AD7711的特點，內(nèi)部寄存器結構和外部接口，并詳細闡述了數(shù)據(jù)采集系統(tǒng)中AD7711與單片機AT89S8252的接口技術，包括硬件接口電路和軟件程序設計及其注意事項。

標簽： 7711 AD 高分辨率轉換器

上傳時間： 2013-12-24

上傳用戶：xinzhch
摘要:半導體除濕機主要對電廠氫冷發(fā)電機所需氫氣進行卜燥。介紹r其單片機控制系統(tǒng) 的硬件結構

摘要:半導體除濕機主要對電廠氫冷發(fā)電機所需氫氣進行卜燥。介紹r其單片機控制系統(tǒng) 的硬件結構，特別是多路溫度采集部分的硬件設計。還介紹r系統(tǒng)軟件設計的主要任務，分析r液品顯示器部分采用自底向上的設計結構。該系統(tǒng)已投入使用，運行穩(wěn)定。

標簽： 半導體除濕機電廠氫冷發(fā)電機

上傳時間： 2013-12-17

上傳用戶：924484786
OPNET的介紹電子書

OPNET的介紹電子書，包含模組的創(chuàng)見和連結、網(wǎng)路協(xié)定的設計等介紹

標簽： OPNET

上傳時間： 2014-01-08

上傳用戶：jcljkh
本文件包括多路選擇器器建模

本文件包括多路選擇器器建模，譯碼器實驗程序，加法器實驗程序，比較器實驗程序，計數(shù)器建模，I2C接口標準建模源碼，串行接口RS232標準建模源碼標準，LCM建模源碼，時鐘６分頻源碼，串并轉化源碼。，對于硬件設計初學者來說有一定的參考價值。

標簽： 多路選擇器建模

上傳時間： 2014-01-21

上傳用戶：stvnash
筆者長期從事移動通信系統(tǒng)的無線鏈路調(diào)制與解調(diào)、物理層實現(xiàn)方面的工作。在移動通信GSM系統(tǒng)中

筆者長期從事移動通信系統(tǒng)的無線鏈路調(diào)制與解調(diào)、物理層實現(xiàn)方面的工作。在移動通信GSM系統(tǒng)中，我們進行語音或者業(yè)務信道解調(diào)時，都會遇到CRC的求解。通常在硬件DSP實現(xiàn)時，特別是40位CRC求解時候，由于生成多項式有41項，DSP最大一次能處理40位，所以使用單個寄存器會遇到一些困難，那么以下這個程序將會解決這一困難（這是針對定點DSP、C55xx的編程實現(xiàn)方法）。

標簽： GSM 移動通信系統(tǒng) 無線鏈路方面

上傳時間： 2013-12-29

上傳用戶：ommshaggar
飛思卡爾S12 系列單片機系統(tǒng)硬件設計

飛思卡爾S12 系列單片機系統(tǒng)硬件設計，詳細介紹了該單片機的硬件使用，為全中文，MC9S12DG128B 有16路AD 轉換，精度最高可設置為10 位；有8 路8 位PWM 并可兩兩級聯(lián)為16 位精度PWM，特別適合用于控制多電機系統(tǒng)。它的串行通信端口也非常豐富，有2 路SCI，2 路SPI 此外還有IIC，CAN總線等端口，并且采用了引角復用功能，使得這些功能引角也可設置為普通的IO 端口使用。此外它內(nèi)部還集成了完整的模糊邏輯指令，可大大簡化我們的程序設計。

標簽： S12 飛思卡爾單片機系統(tǒng) 硬件設計

上傳時間： 2013-12-18

上傳用戶：anng
用verilog編寫的搶答器程序。由硬件思維編寫

用verilog編寫的搶答器程序。由硬件思維編寫，由一個多路開關和一個觸發(fā)器構成，比起c，簡單并且穩(wěn)定。

標簽： verilog 編寫搶答器程序

上傳時間： 2014-11-12

上傳用戶：frank1234
項目的研究內(nèi)容是對硅微諧振式加速度計的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號

項目的研究內(nèi)容是對硅微諧振式加速度計的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數(shù)據(jù)采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現(xiàn)10ms內(nèi)對中心諧振頻率為20kHz、標度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。按研究內(nèi)容設計了軟硬件。軟件采用多周期同步法實現(xiàn)高精度，快速度的頻率測量方案，并使用CPLD編程實現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實用的AVR單片機芯片Atmega64L，對應3.3V供電系統(tǒng)，串行接口使用MAX3232。最后完成了PCB板的制作，經(jīng)反復調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項目研究內(nèi)容中的要求，當提高有源晶振的頻率時，精度有大大提高了，此時已遠遠滿足了項目中高精度，快速度測量的要求。另外，采用MFC編程編寫了上位機的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運算，作圖，保存功能于一體。此為CPLD語言部分

標簽： 硅微加速度計諧振式項目

上傳時間： 2013-12-09

上傳用戶：奇奇奔奔
項目的研究內(nèi)容是對硅微諧振式加速度計的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號

項目的研究內(nèi)容是對硅微諧振式加速度計的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數(shù)據(jù)采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現(xiàn)10ms內(nèi)對中心諧振頻率為20kHz、標度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。按研究內(nèi)容設計了軟硬件。軟件采用多周期同步法實現(xiàn)高精度，快速度的頻率測量方案，并使用CPLD編程實現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實用的AVR單片機芯片Atmega64L，對應3.3V供電系統(tǒng)，串行接口使用MAX3232。最后完成了PCB板的制作，經(jīng)反復調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項目研究內(nèi)容中的要求，當提高有源晶振的頻率時，精度有大大提高了，此時已遠遠滿足了項目中高精度，快速度測量的要求。另外，采用MFC編程編寫了上位機的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運算，作圖，保存功能于一體。此為上位機程序部分

標簽： 硅微加速度計諧振式項目

上傳時間： 2017-02-13

上傳用戶：大三三
　　本文提出了加快發(fā)展之路　　從理論設計,通過Matlab / Simulink環(huán)境　　在定點算法對其行為模擬的　　在FPGA或定制實現(xiàn)硅片。這個了　　實現(xiàn)了netlist移植的Sim

　　本文提出了加快發(fā)展之路　　從理論設計,通過Matlab / Simulink環(huán)境　　在定點算法對其行為模擬的　　在FPGA或定制實現(xiàn)硅片。這個了　　實現(xiàn)了netlist移植的Simulink系統(tǒng) 　　描述成的硬件描述語言[VHDL]。在這個例子中,這個　　Simulink-to-VHDL轉換器被設計來使用　　代碼來描述結構VHDL系統(tǒng)互連, 　　允許簡單的行為說明基本模塊。　　結果VHDL bit-true交付后代碼　　比較定點Simulink仿真模型等效　　模擬。

標簽： Simulink netlist Matlab FPGA

上傳時間： 2017-03-09

上傳用戶：duoshen1989