亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

Active-HDL

  • HDL Designer Series 2010.2a win320

    Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計(jì)，讓客戶新產(chǎn)品于更短時(shí)間內(nèi)上

    標(biāo)簽： Designer 2010.2 Series HDL

    上傳時(shí)間： 2013-08-05

    上傳用戶：hustfanenze

  • 視頻圖像采集verilog HDl源程序

    ：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

    標(biāo)簽： verilog HDl 視頻圖像 源程序

    上傳時(shí)間： 2013-04-24

    上傳用戶：koulian

  • 《Verilog HDL 硬件描述語言》

    ·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目      錄譯者序前言第1章   簡(jiǎn)介&n

    標(biāo)簽： nbsp Verilog HDL 硬件描述語言

    上傳時(shí)間： 2013-07-02

    上傳用戶：6404552

  • Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）

    ·本書從用戶的角度全面闡述了Verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

    標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

    上傳時(shí)間： 2013-04-24

    上傳用戶：gyq

  • Verilog HDL: A Guide to Digital Design and

    ·Verilog HDL: A Guide to Digital Design and  

    標(biāo)簽： nbsp Verilog Digital Design

    上傳時(shí)間： 2013-04-24

    上傳用戶：誰偷了我的麥兜

  • Verilog HDL Synthesis, A Practical Primer

    ·Verilog HDL Synthesis, A Practical Primer

    標(biāo)簽： nbsp Synthesis Practical Verilog

    上傳時(shí)間： 2013-04-24

    上傳用戶：muhongqing

  • 設(shè)計(jì)與驗(yàn)證verilog hdl

    人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

    標(biāo)簽： verilog hdl

    上傳時(shí)間： 2013-05-30

    上傳用戶：鳳臨西北

  • HDL Chip Design

    ·HDL Chip Design

    標(biāo)簽： nbsp Design Chip HDL

    上傳時(shí)間： 2013-06-18

    上傳用戶：lizhen9880

  • Verilog HDL 入門教程

    本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。

    標(biāo)簽： Verilog HDL 入門教程

    上傳時(shí)間： 2013-05-16

    上傳用戶：mosliu

  • TMS3205402Verilog HDL源碼

    TMS3205402Verilog HDL源碼

    標(biāo)簽： 3205402 Verilog TMS HDL

    上傳時(shí)間： 2013-08-17

    上傳用戶：shizhanincc

主站蜘蛛池模板： 河池市| 台州市| 登封市| 大兴区| 吉水县| 商城县| 浮山县| 高雄市| 延吉市| 通许县| 上杭县| 郓城县| 自贡市| 和静县| 陈巴尔虎旗| 桑植县| 琼海市| 靖西县| 乡宁县| 乌什县| 平乡县| 汝阳县| 巍山| 自治县| 兴化市| 神农架林区| 临猗县| 高密市| 松阳县| 濉溪县| 顺平县| 塔河县| 德惠市| 麟游县| 衡南县| 三台县| 辽中县| 淮南市| 特克斯县| 临泉县| 石台县|