欧美资源一区,91精品国产综合久久久蜜臀图片,欧美日韩国产另类不卡

Active-HDL

verilog hdl教程135例:verilog hdl語言類似于C語言

verilog hdl教程135例:verilog hdl語言類似于C語言，便于學習。本文檔帶有源代碼，11-12章

標簽： verilog hdl 135 C語言

上傳時間： 2015-03-24

上傳用戶：zhaoq123
這是一個Verilog HDL編寫的RISC cpu的程序

這是一個Verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現(xiàn)了簡單的RISC cpu，可供初學者參考，學習硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。

標簽： Verilog RISC HDL cpu

上傳時間： 2015-03-26

上傳用戶：qiao8960
減1計數(shù)器一、設(shè)計要求用Verilog HDL語言設(shè)計一個計數(shù)器。要求計數(shù)器具有異步置位/復位功能

減1計數(shù)器一、設(shè)計要求用Verilog HDL語言設(shè)計一個計數(shù)器。要求計數(shù)器具有異步置位/復位功能，可以進行自增和自減計數(shù)，其計數(shù)周期為2^N（N為二進制位數(shù)）。二、設(shè)計原理輸入/輸出說明： d：異步置數(shù)數(shù)據(jù)輸入； q：當前計數(shù)器數(shù)據(jù)輸出； clock：時鐘脈沖； count_en：計數(shù)器計數(shù)使能控制（1：計數(shù)/0：停止計數(shù)）； updown：計數(shù)器進行自加/自減運算控制（1：自加/0：自減）； load_d

標簽： Verilog 計數(shù)器 HDL 減

上傳時間： 2015-03-28

上傳用戶：zycidjl
我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應用

我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應用

標簽： verilog SDRAM core hdl

上傳時間： 2015-03-31

上傳用戶：15071087253
Verilog HDL硬件描述語言的教程

Verilog HDL硬件描述語言的教程

標簽： Verilog HDL 硬件描述語言教程

上傳時間： 2015-04-04

上傳用戶：lnnn30
verilog hdl. for igginner. tutorial in word file1 KAMPATE

verilog hdl. for igginner. tutorial in word file1 KAMPATE

標簽： igginner tutorial verilog KAMPATE

上傳時間： 2015-04-07

上傳用戶：chenxichenyue
十分好用的串口通訊代碼（Active控件）

十分好用的串口通訊代碼（Active控件）

標簽： Active 十分串口通訊代碼

上傳時間： 2014-06-19

上傳用戶：lindor
用Verilog HDL實現(xiàn)I2C總線功能

用Verilog HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

標簽： Verilog HDL I2C 總線

上傳時間： 2013-12-28

上傳用戶：ouyangtongze
用Verilog HDL實現(xiàn)I2C總線功能

用Verilog HDL實現(xiàn)I2C總線功能，對I2C總線有很大幫助

標簽： Verilog HDL I2C 總線

上傳時間： 2013-12-31

上傳用戶：zhouchang199
此設(shè)計采用Verilog HDL硬件語言設(shè)計,在掌宇開發(fā)板上實現(xiàn). 將整個電路分為兩個子模塊

此設(shè)計采用Verilog HDL硬件語言設(shè)計,在掌宇開發(fā)板上實現(xiàn). 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現(xiàn)

標簽： Verilog HDL 硬件語言設(shè)計開發(fā)板

上傳時間： 2015-04-11

上傳用戶：myworkpost