亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

CHip

CHip”技術(shù)作為生命科學(xué)的最新技術(shù)近些年來發(fā)展迅速,被廣泛的應(yīng)用于各個生命科學(xué)領(lǐng)域,包括疾病預(yù)測與診斷、基因突變檢測、遺傳學(xué)產(chǎn)前診斷等臨床應(yīng)用中。芯片技術(shù)包括最常見的DNA芯片(基因芯片)、蛋白芯片、microRNA芯片及最新開放的新型芯片等。
  • FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件

    FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。1 實(shí)驗(yàn)簡介在前面的實(shí)驗(yàn)中我們練習(xí)了 SD 卡讀寫,VGA 視頻顯示等例程,本實(shí)驗(yàn)將 SD 卡里的 BMP 圖片讀出,寫入到外部存儲器,再通過 VGA、LCD 等顯示。本實(shí)驗(yàn)如果通過液晶屏顯示,需要有液晶屏模塊。2 實(shí)驗(yàn)原理在前面的實(shí)驗(yàn)中我們在 VGA、LCD 上顯示的是彩條,是 FPGA 內(nèi)部產(chǎn)生的數(shù)據(jù),本實(shí)驗(yàn)將彩條替換為 SD 內(nèi)的 BMP 圖片數(shù)據(jù),但是 SD 卡讀取速度遠(yuǎn)遠(yuǎn)不能滿足顯示速度的要求,只能先寫入外部高速 RAM,再讀出后給視頻時序模塊顯示module top( input                       clk, input                       rst_n, input                       key1, output [5:0]                seg_sel, output [7:0]                seg_data, output                      vga_out_hs,        //vga horizontal synchronization output                      vga_out_vs,        //vga vertical synchronization output[4:0]                 vga_out_r,         //vga red output[5:0]                 vga_out_g,         //vga green output[4:0]                 vga_out_b,         //vga blue output                      sd_ncs,            //SD card CHip select (SPI mode) output                      sd_dclk,           //SD card clock output                      sd_mosi,           //SD card controller data output input                       sd_miso,           //SD card controller data input output                      sdram_clk,         //sdram clock output                      sdram_cke,         //sdram clock enable output                      sdram_cs_n,        //sdram CHip select output                      sdram_we_n,        //sdram write enable output                      sdram_cas_n,       //sdram column address strobe output                      sdram_ras_n,       //sdram row address strobe output[1:0]                 sdram_dqm,         //sdram data enable output[1:0]                 sdram_ba,          //sdram bank address output[12:0]                sdram_addr,        //sdram address inout[15:0]                 sdram_dq           //sdram data);parameter MEM_DATA_BITS         = 16  ;            //external memory user interface data widthparameter ADDR_BITS             = 24  

    標(biāo)簽: fpga

    上傳時間: 2021-10-27

    上傳用戶:

  • 全數(shù)字電源設(shè)計(jì)

    數(shù)字化電源的特點(diǎn):1.控制智能化它是以數(shù)字信號處理器(DSP)或微控制器(MCU)為核心,將數(shù)字電源驅(qū)動器及PWM控制器作為控制對象而構(gòu)成的智能化開關(guān)電源系統(tǒng)。傳統(tǒng)的由微控制器控制的開關(guān)電源,一般只是控制電源的啟動和關(guān)斷,并非真正意義的數(shù)字電源。2.數(shù)模組件組合優(yōu)化采用“整合數(shù)字電源”(Fusion Digital Power)技術(shù),實(shí)現(xiàn)了開關(guān)電源中模擬組件與數(shù)字組件的優(yōu)化組合。例如,功率級所用的模擬組件MOSFET驅(qū)動器,可以很方便地與數(shù)字電源控制器相連并實(shí)現(xiàn)各種保護(hù)及偏置電源管理,而PWM控制器也屬于數(shù)控模擬芯片。3.集成度高實(shí)現(xiàn)了電源系統(tǒng)單片集成化(Power System on CHip),將大量的分立式元器件整合到一個芯片或一組芯片中。4.控制精度高能充分發(fā)揮數(shù)字信號處理器及微控制器的優(yōu)勢,使所設(shè)計(jì)的數(shù)字電源達(dá)到高技術(shù)指標(biāo)。例如,其脈寬調(diào)制(PWM)分辨力可達(dá)150ps(10~12s)的水平,這是傳統(tǒng)開關(guān)電源所望塵莫及的。數(shù)字電源還能實(shí)現(xiàn)多相位控制、非線性控制、負(fù)載均流以及故障預(yù)測等功能,為研制綠色節(jié)能型開關(guān)電源提供了便利條件。5.模塊化程度高數(shù)字電源模塊化程度高,各模塊之間可以方便地實(shí)現(xiàn)有機(jī)融合,便于構(gòu)成分布式數(shù)字電源系統(tǒng),提高電源系統(tǒng)的可靠性。

    標(biāo)簽: 全數(shù)字電源

    上傳時間: 2021-12-13

    上傳用戶:XuVshu

  • FPGA讀取OV5640攝像頭數(shù)據(jù)并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartu

    FPGA讀取OV5640攝像頭數(shù)據(jù)并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明,F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, output                      cmos_scl,          //cmos i2c clock inout                       cmos_sda,          //cmos i2c data input                       cmos_vsync,        //cmos vsync input                       cmos_href,         //cmos hsync refrence,data valid input                       cmos_pclk,         //cmos pxiel clock output                      cmos_xclk,         //cmos externl clock input   [7:0]               cmos_db,           //cmos data output                      cmos_rst_n,        //cmos reset output                      cmos_pwdn,         //cmos power down output                      vga_out_hs,        //vga horizontal synchronization output                      vga_out_vs,        //vga vertical synchronization output[4:0]                 vga_out_r,         //vga red output[5:0]                 vga_out_g,         //vga green output[4:0]                 vga_out_b,         //vga blue output                      sdram_clk,         //sdram clock output                      sdram_cke,         //sdram clock enable output                      sdram_cs_n,        //sdram CHip select output                      sdram_we_n,        //sdram write enable output                      sdram_cas_n,       //sdram column address strobe output                      sdram_ras_n,       //sdram row address strobe output[1:0]                 sdram_dqm,         //sdram data enable output[1:0]                 sdram_ba,          //sdram bank address output[12:0]                sdram_addr,        //sdram address inout[15:0]                 sdram_dq           //sdram data);

    標(biāo)簽: fpga ov5640 攝像頭

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設(shè)計(jì)的sdram讀寫測試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明 DR

    基于FPGA設(shè)計(jì)的sdram讀寫測試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明,DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ps/1psmodule top(input                        clk,input                        rst_n,output[1:0]                  led,output                       sdram_clk,     //sdram clockoutput                       sdram_cke,     //sdram clock enableoutput                       sdram_cs_n,    //sdram CHip selectoutput                       sdram_we_n,    //sdram write enableoutput                       sdram_cas_n,   //sdram column address strobeoutput                       sdram_ras_n,   //sdram row address strobeoutput[1:0]                  sdram_dqm,     //sdram data enable output[1:0]                  sdram_ba,      //sdram bank addressoutput[12:0]                 sdram_addr,    //sdram addressinout[15:0]                  sdram_dq       //sdram data);parameter MEM_DATA_BITS          = 16  ;        //external memory user interface data widthparameter ADDR_BITS              = 24  ;        //external memory user interface address widthparameter BUSRT_BITS             = 10  ;        //external memory user interface burst widthparameter BURST_SIZE             = 128 ;        //burst sizewire                             wr_burst_data_req;       // from external memory controller,write data request ,before data 1 clockwire                             wr_burst_finish;         // from external memory controller,burst write finish

    標(biāo)簽: fpga sdram verilog quartus

    上傳時間: 2021-12-18

    上傳用戶:

  • RTL8201CP 規(guī)格書

    C10018_RTL8201CP-VD-LF_2012-11-22.PDFSINGLE-CHip/SINGLE-PORT 10/100M FAST ETHERNET PHYCEIVER (With Auto Crossover) DATASHEET 

    標(biāo)簽: rtl8201cp

    上傳時間: 2022-01-13

    上傳用戶:xsr1983

  • PW2601_2.0.pdf規(guī)格書下載

    The PW2601 is a charger front-end integrated circuit designed to provide protection to Li-ionbatteries from failures of charging circuitry. The device monitors the input voltage, battery voltageand the charging current to make sure all three parameters are operated in normal range. Thedevice will switch off internal MOSFET to disconnect IN to OUT to protect load when any of inputvoltage, output current exceeds the threshold. The Over temperature protection (OTP) functionmonitors CHip temperature to protect the device. The PW2601 also can protect the system’sbattery from being over charged by monitors the battery voltage continuously. The deviceoperates like a linear regulator, maintaining a 5.1V output with input voltages up to the input overvoltage threshold.The PW2601 is available in DFN-2x2-8L package. Standard products are Pb-free and Halogenfree

    標(biāo)簽: pw2601

    上傳時間: 2022-02-11

    上傳用戶:

  • ST7789V IC規(guī)格書

     Single CHip TFT-LCD Controller/Driver with On-CHip Frame Memory (FM) Display Resolution: 240*RGB (H) *320(V) Frame Memory Size: 240 x 320 x 18-bit = 1,382,400 bits LCD Driver Output Circuits- Source Outputs: 240 RGB Channels- Gate Outputs: 320 Channels- Common Electrode Output Display Colors (Color Mode)- Full Color: 262K, RGB=(666) max., Idle Mode Off- Color Reduce: 8-color, RGB=(111), Idle Mode On Programmable Pixel Color Format (Color Depth) for Various Display Data input Format- 12-bit/pixel: RGB=(444)- 16-bit/pixel: RGB=(565)- 18-bit/pixel: RGB=(666) MCU Interface- Parallel 8080-series MCU Interface (8-bit, 9-bit, 16-bit & 18-bit)- 6/16/18 RGB Interface(VSYNC, HSYNC, DOTCLK, ENABLE, DB[17:0])- Serial Peripheral Interface(SPI Interface)- VSYNC Interface

    標(biāo)簽: st7789v LCD

    上傳時間: 2022-03-04

    上傳用戶:

  • 驅(qū)動芯片資料ST7735S規(guī)格書

    驅(qū)動芯片資料ST7735S規(guī)格書132RGB x 162dot 262K Color with Frame Memory Single-CHip TFT Controller/Driver

    標(biāo)簽: 驅(qū)動芯片

    上傳時間: 2022-03-24

    上傳用戶:

  • 用IAP技術(shù)在線升級STM32單片機(jī)固件

    針對嵌入式產(chǎn)品程序更新問題,提出了一種基于IAP技術(shù)的STM32單片機(jī)在線固件升級方案,設(shè)計(jì)了STM32單片機(jī)最小系統(tǒng)硬件電路和USB轉(zhuǎn)串口通信電路,并給出了Bootloader程序、APP程序、PC上機(jī)程序的實(shí)現(xiàn)流程.實(shí)驗(yàn)結(jié)果表明,該方案具有簡單實(shí)用、穩(wěn)定性高、維護(hù)成本低和設(shè)備使用效率高的特點(diǎn),適用于嵌入式產(chǎn)品升級.For the problem of updating embedded products program,an online firmware upgrade scheme of STM32 single CHip microcomputer based on IAP technology is proposed.This scheme not only elaborates the principle of IAP technology in detail but also provides the design of the minimum system hardware circuit of STM32 MCU,the design of USB for serial communication circuit,and the implementation flow of Bootloader program,APP program and PC program.The experiment results show that the scheme is simple,practical and highly stable.In addition,it can be used to actual embedded product upgrading,significantly reducing maintenance costs and improving the efficiency of equipment.

    標(biāo)簽: iap stm32 單片機(jī)

    上傳時間: 2022-03-25

    上傳用戶:

  • S32K144的主從式BMS主控單元設(shè)計(jì)

    目前電動汽車主要以鋰電池作為動力來源,為了提高鋰電池的使用時間和安全性,為鋰電池提供安全良好的運(yùn)行環(huán)境,電池管理系統(tǒng)應(yīng)運(yùn)而生。BMS主控單元基于S32K144汽車級單片機(jī),通過主從式網(wǎng)絡(luò)控制結(jié)構(gòu)能夠?qū)︿囯姵氐母鱾€參數(shù)進(jìn)行采集與分析。采用擴(kuò)展卡爾曼濾波對電池的荷電狀態(tài)(SOC)進(jìn)行估算,克服普通估算方法無法避免電池內(nèi)阻誤差的缺點(diǎn),通過Matlab/Simulink軟件仿真驗(yàn)證可使估算誤差達(dá)到2%以內(nèi)。At present,electric vehicles mainly use lithium batteries as the power source.In order to improve the running time and safety of lithium batteries,a safe and good operating environment for power batteries is provided,and a battery management system(BMS) has emerged.The BMS main control unit is based on the S32K144 automotive-grade control CHip.Through the master-slave network control structure,it can collect and analyze the various parameters of the lithium battery.The Extended Kalman Filter(EKF) is used to estimate the state of charge(SOC) of the battery,which overcomes the shortcomings of the internal estimation method that cannot overcome the internal resistance error of the battery.It can be verified by Matlab/Simulink software simulation.The estimation error is within 2%.

    標(biāo)簽: s32k144 bms

    上傳時間: 2022-03-26

    上傳用戶:XuVshu

主站蜘蛛池模板: 扶沟县| 博罗县| 高淳县| 林芝县| 太康县| 新闻| 康平县| 青阳县| 龙游县| 偃师市| 延边| 桐柏县| 汤阴县| 西和县| 山东省| 葵青区| 永吉县| 新源县| 斗六市| 南江县| 武平县| 米泉市| 房产| 香格里拉县| 厦门市| 丹阳市| 沭阳县| 略阳县| 泊头市| 长宁区| 阳原县| 潞城市| 工布江达县| 内乡县| 乳山市| 孙吴县| 房山区| 哈尔滨市| 平昌县| 万山特区| 南宫市|