用FPGA實現了RS232異步串行通信，所用語言是VHDL，另外本人還有Verilog的歡迎交流學習，根據RS232 異步串行通信來的幀格式，在FPGA發送模塊中采用的每一幀格式為：1位開始位+8位數據位+1位奇校驗位+1位停止位，波特率為2400。由設置的波特率可以算出分頻系數，具體算法為分頻系數X=CLK/(BOUND*2)。
上傳時間： 2013-11-29
上傳用戶：ve3344
SOPC實驗--自定義PWM組件:以帶一個Avalon Slave 接口的PWM 組件為例，說明如何自定義組件。，一個Avalon Slave 接口可以有CLK、chipselect、address、read、readdata、write 及writedata 等信號，但這些信號都不是必需的。 一、功能 我們要實現的PWM 組件具有以下功能： 1． PWM 的周期可改，用period 寄存器存儲； 2． PWM 的占空比可改，用duty 寄存器存儲。 二、Avalon Slave 接口信號的設計 1．CLK：為PWM 提供時鐘； 2．Write：寫信號，可以通過Avalon Slave 總線將period 和duty 值從Nios II 應用程序 傳送到組件邏輯中。 3．Writedata：寫數據。通過此數據線傳送period 和duty 值。 4．Address：本例中有兩個寄存器，因此可用一根地址線表示。 5．全局信號。本例中PWM 的輸出用來驅動LED 燈顯示，這個信號不屬于Avalon 接 口信號。
上傳時間： 2013-12-28
上傳用戶：bibirnovis
-- DESCRIPTION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right active high) -- -- CLK active : high -- CLR active : high -- CLR type : synchronous -- SET active : high -- SET type : synchronous -- LOAD active : high -- CE active : high -- SERIAL input : SI
標簽： Shift right DESCRIPTION direction
上傳時間： 2013-12-02
上傳用戶：gxrui1991
移位乘法器的輸入為兩個4位操作數a和b，啟動乘法器由stb控制，CLK信號提供系統定時。乘法器的結果為8位信號result,乘法結束后置信號done為1. 乘法算法采用原碼移位乘法，即對兩個操作數進行逐位的移位相加，迭代4次后輸出結果。具體算法： 1. 被乘數和乘數的高位補0，擴展成8位。 2. 乘法依次向右移位，并檢查其最低位，如果為1，則將被乘數和部分和相加，然后將被乘數向左移位；如果為0，則僅僅將被乘數向左移位。移位時，被乘數的低端和乘數的高端均移入0. 3. 當乘數變成全0后，乘法結束。
上傳時間： 2014-01-03
上傳用戶：星仔
電子秒表的設計 1、用系統8253定時器提供的55ms定時單位，設計秒表定時程序。 2、有關系統定時方法： PC機系統中的8253定時器0工作于方式3，外部提供一個時鐘作為CLK信號, 頻率：f=1.1931816MHz。 定時器0輸出方波的頻率:fout=1.1931816/65536=18.2Hz。 輸出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中斷
上傳時間： 2014-06-21
上傳用戶：lhw888
設計一個八層樓房自動電梯控制器，用八個 LED顯示電梯行進過程，并有數碼管顯示電梯當前所在樓層位置，在每層電梯入口處設有請求按鈕開關，請求按鈕按下則相應樓層的LED 亮。 用 CLK脈沖控制電梯運動，每來一個 CLK脈沖電梯升（降）一層。電梯到達有請求的樓層后，該層次的指示燈滅，電梯門打開（開門指示燈亮），開門 5 秒后，電梯門自動關閉，電梯繼續運行。 控制電路應能記憶所有樓層請求信號，并按如下運行規則依次相應：運行過程中先響應最早的請求，再響應后續的請求。如果無請求則停留當前層。如果有兩個同時請求信號，則判斷請求信號離當偍層的距離，距離近請求的先響應，再響應較遠的請求。每個請求信號保留至執行后清除。
上傳時間： 2013-12-05
上傳用戶：zhuimenghuadie
設計一個6層樓房自動電梯控制器，用6個 LED顯示電梯行進過程，并有數碼管顯示電梯當前所在樓層位置，在每層電梯入口處設有請求按鈕開關，請求按鈕按下則相應樓層的LED 亮。 用 CLK脈沖控制電梯運動，每來一個 CLK脈沖電梯升（降）一層。電梯到達有請求的樓層后，該層次的指示燈滅，電梯門打開（開門指示燈亮），開門 5 秒后，電梯門自動關閉，電梯繼續運行。 控制電路應能記憶所有樓層請求信號，并按如下運行規則依次相應：運行過程中先響應最早的請求，再響應后續的請求。如果無請求則停留當前層。如果有兩個同時請求信號，則判斷請求信號離當偍層的距離，距離近請求的先響應，再響應較遠的請求。每個請求信號保留至執行后清除。
上傳時間： 2013-11-28
上傳用戶：watch100
本程序主要通過外部中斷INT0及3.3端口讀取PS2鍵盤值并通過LCD1602顯示，鍵掃描碼的解碼通過數組方式解碼，程序的解碼功能主要針對數字及大小寫字母和常用標點符號 硬件描述：PS2鍵盤的時鐘線（CLK）接89S51的INT0（P3.2）,數據線data接（P3.3） LCD的控制端口分別為： RS = P2^7，RW = P2^6，EP = P2^5，數據端口為P0，液晶顯示偏壓VL必須接
上傳時間： 2016-11-09
上傳用戶：水中浮云
這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器，通過兩個并行進程對輸入信號CLK進行8分頻，占空比為1:7
上傳時間： 2017-01-19
上傳用戶：xiaohuanhuan
實驗圖1是一含計數使能、異步復位和計數值并行預置功能4位加法計數器，例1是其VHDL描述。由實驗圖1所示，圖中間是4位鎖存器；rst是異步清信號，高電平有效；CLK是鎖存信號；
上傳時間： 2013-12-18
上傳用戶：cc1015285075
