亚洲欧洲日本专区,久久精品国产99,国产无遮挡裸体免费久久

Cyclone IV

AN522: Implementing Bus LVDS

This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.

標簽： Implementing LVDS 522 Bus

上傳時間： 2013-10-26

上傳用戶：蘇蘇蘇蘇
fpga開發(fā)板電路圖

fpga開發(fā)板電路圖有10多種fpga開發(fā)板電路圖，供下載。 Cyclone II EP2C20 原理圖.pdf

標簽： fpga 開發(fā)板電路圖

上傳時間： 2013-11-04

上傳用戶：summery
基于CycloneIII構成的RS編碼系統(tǒng)

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統(tǒng)；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現(xiàn)編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發(fā)性錯誤，廣泛應用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S（255，223）碼能夠檢測32字節(jié)長度和糾錯16字節(jié)長度的連續(xù)數(shù)據(jù)錯誤信息。

標簽： CycloneIII RS編碼

上傳時間： 2013-10-08

上傳用戶：yuchunhai1990
基于FPGA 的低成本長距離高速傳輸系統(tǒng)的設計與實現(xiàn)

為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設計并實現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘恢復(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計算模塊均在FPGA 內(nèi)利用VHDL 語言設計實現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。

標簽： FPGA 高速傳輸

上傳時間： 2013-11-25

上傳用戶：爺?shù)臍赓|(zhì)
一種混沌偽隨機序列發(fā)生器的FPGA實現(xiàn)

隨著混沌理論應用于產(chǎn)生偽隨機序列的發(fā)展，用現(xiàn)場可編程邏輯門陣列實現(xiàn)了基于TD—ERCS混沌的偽隨機序列發(fā)生器．為了便于硬件實現(xiàn)并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發(fā)生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實驗．系統(tǒng)的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．

標簽： FPGA 混沌偽隨機序列發(fā)生器

上傳時間： 2013-11-21

上傳用戶：許小華
基于 FPGA 的 SDTV-HDTV 轉(zhuǎn)換的研究與設計

一種采用Altera Cyclone Ⅲ FPGA將標準清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法.用圖像插值技術,充分利用了原始圖像,實現(xiàn)視頻格式水平方向上行內(nèi)像素點的增加及垂直方向上行數(shù)的提升,滿足高清晰度電視格式的標準輸出.整個上變換模塊的復雜度低,易于硬件實現(xiàn),完成了專用格式轉(zhuǎn)換芯片的功能,在工程應用中有利于提高系統(tǒng)的集成度和靈活性.

標簽： SDTV-HDTV FPGA 轉(zhuǎn)換

上傳時間： 2013-11-19

上傳用戶：jokey075
基于嵌入式機器視覺控制系統(tǒng)的研究

　　論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構建基于FPGA的SOPC嵌入式硬件平臺，并以此平臺為基礎深入研究SOPC嵌入式系統(tǒng)的硬件設計和軟件開發(fā)方法，詳細測試和驗證系統(tǒng)存儲模塊和外圍模塊。同時以嵌入式處理器IP核NioslI為核心，設計出基于NioslI的視覺控制軟件。在應用中引入pc／os．II實時操作系統(tǒng)，介紹了實時操作系統(tǒng)I_tc／OS．II的相關概念和移植方法，設計了相關底層軟件及軌跡圖像識別算法，將具體應用程序劃分成多個任務，最終實現(xiàn)了視覺圖像的實時處理及小車的實時控制。　　在本設計中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號的采集，利用FPGA完成復雜高速的邏輯控制及時序設計，將采集的數(shù)字視頻信號存儲在外擴存儲器SRAM中，以供后續(xù)圖像處理。　　在構建NioslI CPU時，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關外設組件，提供了必要的人機及控制接口，方便系統(tǒng)的控制及調(diào)試。

標簽： 嵌入式機器視覺控制系統(tǒng)

上傳時間： 2013-11-13

上傳用戶：chenhr
I. A brief description of the aiNet application. II. How to set up the aiNet on your system. III. So

I. A brief description of the aiNet application. II. How to set up the aiNet on your system. III. Some tips on using the aiNet IV. Example files

標簽： aiNet I. application description

上傳時間： 2013-12-22

上傳用戶：libenshu01
Individual files are available in the following links: Bessjy -- Bessel functions Jn and Yn for r

Individual files are available in the following links: Bessjy -- Bessel functions Jn and Yn for real argument and integer or real order. Bessik -- Modified Bessel function In and Kn for real argument and integer or real order. CBessjy -- Bessel functions Jv and Yv for real or complex arguments and real order. CBessik -- Modified Bessel functions Iv and Kv for complex arguments and real order.

標簽： Individual available following functions

上傳時間： 2013-12-13

上傳用戶：hewenzhi
在SBC-2410X上運行WindowsCE所涉及的文檔

在SBC-2410X上運行WindowsCE所涉及的文檔，工具等。 1.目錄： NBoot_Debug: 便攜式MATRIX IV 2410X單板機WINCE.NET4.2的啟動代碼，用于調(diào)用 EBOOT，Debug時用 NBoot_Release: 便攜式MATRIX IV 2410X單板機WINCE.NET4.2的啟動代碼，用于調(diào)用 WINCE，Release時用 2.文件： NBoot_Debug.bin: 便攜式MATRIX IV 2410X單板機WINCE.NET4.2的Debug啟動代碼二進制文件 NBoot_Release.bin: 便攜式MATRIX IV 2410X單板機WINCE.NET4.2的Release啟動代碼二進制文件 3.WindowsCE安裝指南

標簽： WindowsCE 2410 SBC 運行

上傳時間： 2013-12-18

上傳用戶：Thuan