<strike id="y8qua"></strike>
<li id="y8qua"></li>
本資料是關于Altera公司基本器件的主要介紹（主要特性、優勢、適用配置器件、型號、引腳、下載電纜、軟件等） 目 錄 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II結構化ASIC 10、其它系列器件 11、配置器件 12、下載電纜 13、開發軟件 14、IP CORE 15、Nios II嵌入式處理器 16、ALTERA開發板 17、ALTERA電源選擇
上傳時間： 2013-11-04
上傳用戶：stst
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also shows the performance analysis of a multipoint application with the Cyclone III BLVDS example.
標簽： Implementing LVDS 522 Bus
上傳時間： 2013-10-26
上傳用戶：蘇蘇蘇蘇
fpga開發板電路圖有10多種fpga開發板電路圖，供下載。 Cyclone II EP2C20 原理圖.pdf
上傳時間： 2013-11-04
上傳用戶：summery
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發性錯誤，廣泛應用于各種通信系統中和保密系統中。R-S（255，223）碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。
標簽： CycloneIII RS編碼
上傳時間： 2013-10-08
上傳用戶：yuchunhai1990
為解決目前高速信號處理中的數據傳輸速度瓶頸以及傳輸距離的問題，設計并實現了一種基于FPGA 的高速數據傳輸系統，本系統借助Altera Cyclone III FPGA 的LVDS I/O 通道產生LVDS 信號，穩定地完成了數據的高速、遠距離傳輸。系統所需的8B/10B 編解碼、數據時鐘恢復(CDR)、串/并行轉換電路、誤碼率計算模塊均在FPGA 內利用VHDL 語言設計實現，大大降低了系統互聯的復雜度和成本，提高了系統集成度和穩定性。
上傳時間： 2013-11-25
上傳用戶：爺的氣質
隨著混沌理論應用于產生偽隨機序列的發展，用現場可編程邏輯門陣列實現了基于TD—ERCS混沌的偽隨機序列發生器．為了便于硬件實現并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統仿真實驗．系統的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產生速率10 Mbps．
上傳時間： 2013-11-21
上傳用戶：許小華
一種采用Altera Cyclone Ⅲ FPGA將標準清晰度電視(SDTV)轉換成高清晰度電視(HDTV)的方法.用圖像插值技術,充分利用了原始圖像,實現視頻格式水平方向上行內像素點的增加及垂直方向上行數的提升,滿足高清晰度電視格式的標準輸出.整個上變換模塊的復雜度低,易于硬件實現,完成了專用格式轉換芯片的功能,在工程應用中有利于提高系統的集成度和靈活性.
上傳時間： 2013-11-19
上傳用戶：jokey075
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構建基于FPGA的SOPC嵌入式硬件平臺，并以此平臺為基礎深入研究SOPC嵌入式系統的硬件設計和軟件開發方法，詳細測試和驗證系統存儲模塊和外圍模塊。同時以嵌入式處理器IP核NioslI為核心，設計出基于NioslI的視覺控制軟件。在應用中引入pc／os．II實時操作系統，介紹了實時操作系統I_tc／OS．II的相關概念和移植方法，設計了相關底層軟件及軌跡圖像識別算法，將具體應用程序劃分成多個任務，最終實現了視覺圖像的實時處理及小車的實時控制。 在本設計中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號的采集，利用FPGA完成復雜高速的邏輯控制及時序設計，將采集的數字視頻信號存儲在外擴存儲器SRAM中，以供后續圖像處理。 在構建NioslI CPU時，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關外設組件，提供了必要的人機及控制接口，方便系統的控制及調試。
上傳時間： 2013-11-13
上傳用戶：chenhr
I. A brief description of the aiNet application. II. How to set up the aiNet on your system. III. Some tips on using the aiNet IV. Example files
標簽： aiNet I. application description
上傳時間： 2013-12-22
上傳用戶：libenshu01
Individual files are available in the following links: Bessjy -- Bessel functions Jn and Yn for real argument and integer or real order. Bessik -- Modified Bessel function In and Kn for real argument and integer or real order. CBessjy -- Bessel functions Jv and Yv for real or complex arguments and real order. CBessik -- Modified Bessel functions Iv and Kv for complex arguments and real order.
標簽： Individual available following functions
上傳時間： 2013-12-13
上傳用戶：hewenzhi
