運(yùn)動(dòng)控制技術(shù)是機(jī)電一體化的核心部分，提高運(yùn)動(dòng)控制技術(shù)水平對于提高我國的機(jī)電一體化技術(shù)具有至關(guān)重要的作用。運(yùn)動(dòng)控制技術(shù)的發(fā)展是制造自動(dòng)化前進(jìn)的旋律，是推動(dòng)新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。對于數(shù)控系統(tǒng)來說，最重要的是控制各個(gè)電機(jī)軸的運(yùn)動(dòng)，這是運(yùn)動(dòng)控制器接收并依照數(shù)控裝置的指令來控制各個(gè)電機(jī)軸運(yùn)動(dòng)從而實(shí)現(xiàn)數(shù)控加工的，數(shù)據(jù)加工中的定位控制精度、速度調(diào)節(jié)的性能等重要指標(biāo)都與運(yùn)動(dòng)控制器直接相關(guān)。目前對數(shù)控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進(jìn)、伺服電機(jī)進(jìn)行控制的運(yùn)動(dòng)控制卡的研究。對PC-NC來說，運(yùn)動(dòng)控制卡的性能很大程度上決定了整個(gè)數(shù)控系統(tǒng)的性能，而微電子和數(shù)字信號(hào)處理技術(shù)的發(fā)展及其應(yīng)用，使運(yùn)動(dòng)控制卡的性能得到了不斷改進(jìn)，集成度和可靠性大大提高。 本課題通過對運(yùn)動(dòng)控制技術(shù)的深入研究，并針對國內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀，結(jié)合當(dāng)前運(yùn)動(dòng)控制領(lǐng)域的具體需要，緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢，吸收了數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡。 本課題的具體研究主要有以下幾方面： 首先，通過對運(yùn)動(dòng)控制卡及運(yùn)動(dòng)控制系統(tǒng)等行業(yè)現(xiàn)狀的全面調(diào)研，和對運(yùn)動(dòng)控制技術(shù)的深入學(xué)習(xí)，在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上，提出了基于FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案，并規(guī)劃了板卡的總體設(shè)計(jì)。 其次，根據(jù)總體設(shè)計(jì)，規(guī)劃了板卡的結(jié)構(gòu)，詳細(xì)劃分并實(shí)現(xiàn)了FPGA各部分的功能；利用光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路。 再次，利用FPGA的資源實(shí)現(xiàn)了PCI從設(shè)備接口，達(dá)到跟控制卡通信的目的，針對運(yùn)動(dòng)控制中的一些具體問題，如運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等，在FPGA上設(shè)計(jì)了四軸運(yùn)動(dòng)控制電路，定義了各個(gè)寄存器的具體功能，設(shè)計(jì)了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等，自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A／B相編碼器倍頻計(jì)數(shù)電路等特殊功能。最后，進(jìn)行了本運(yùn)動(dòng)控制卡的測試，從測試和應(yīng)用結(jié)果來看，該卡達(dá)到預(yù)期的要求。
上傳時(shí)間： 2013-07-27
上傳用戶：zgu489
當(dāng)前，在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中，包括PC、消費(fèi)電子、海量存儲(chǔ)、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個(gè)物理通道綁定在一起形成一個(gè)虛擬鏈路。16個(gè)通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級(jí)路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲(chǔ)子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計(jì)算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺(tái)被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計(jì)算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘?hào)密度、標(biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個(gè)RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個(gè)理想的連接平臺(tái)。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測、擾碼、時(shí)鐘校正、通道綁定、預(yù)加重等。同時(shí)對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時(shí)間： 2013-05-29
上傳用戶：frank1234
PCI規(guī)范的中文手冊，是開發(fā)PCI總線的必備參考。
標(biāo)簽： PCI
上傳時(shí)間： 2013-04-24
上傳用戶：xwd2010
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨(dú)立于處理器、軟件透明等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計(jì)的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計(jì)與驗(yàn)證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計(jì)方案，整個(gè)設(shè)計(jì)主要分為主設(shè)備接口模塊，目標(biāo)設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實(shí)現(xiàn)兩方面進(jìn)行闡述。對于集成的總線仲裁器，設(shè)計(jì)采用兩優(yōu)先級(jí)的循環(huán)優(yōu)先算法，通過一組設(shè)備編號(hào)寄存器實(shí)現(xiàn)了PCI總線上的仲裁，此外，論文對跨時(shí)鐘域的信號(hào)同步和PCI配置寄存器也作了較為詳細(xì)的描述，最終采用自頂向下的方法實(shí)現(xiàn)了整個(gè)設(shè)計(jì)。 在驗(yàn)證部分，引入了基于平臺(tái)的驗(yàn)證思路，通過搭建驗(yàn)證平臺(tái)，可以高效地實(shí)現(xiàn)驗(yàn)證。論文重點(diǎn)討論了驗(yàn)證平臺(tái)的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個(gè)驗(yàn)證點(diǎn)控制驗(yàn)證流程。此外，為提高驗(yàn)證的自動(dòng)化程度，論文對驗(yàn)證所使用的腳本也進(jìn)行了描述。通過此驗(yàn)證平臺(tái)和腳本，提高了整個(gè)驗(yàn)證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級(jí)的功能描述，并使用仿真軟件完成對設(shè)計(jì)的仿真驗(yàn)證。設(shè)計(jì)通過驗(yàn)證并成功實(shí)現(xiàn)在基于ARM的集成處理器，達(dá)到預(yù)定的功能設(shè)計(jì)要求，并具有良好的性能，最后對后續(xù)開發(fā)進(jìn)行了探討。
上傳時(shí)間： 2013-05-22
上傳用戶：uuuuuuu
本論文采用TOP-DOWN設(shè)計(jì)方法對PCI總線接口控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究,對PCI總線協(xié)議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設(shè)計(jì)和實(shí)現(xiàn)為線索,闡述了PCI總線接口控制器設(shè)計(jì)、仿真及綜合、驗(yàn)證的各個(gè)步驟,以及PCI板卡驅(qū)動(dòng)程序的編寫和調(diào)試.作為PCI接口控制器下一步發(fā)展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實(shí)現(xiàn)思路及功能模塊劃分.在本論文的研究中,重點(diǎn)分析了PCI總線接口控制器的設(shè)計(jì)、對PCI總線協(xié)議的分析理解是進(jìn)行PCI總線接口控制器設(shè)計(jì)的前提,而對PCI總線接口控制器的功能分析和結(jié)構(gòu)劃分是設(shè)計(jì)的關(guān)鍵.本論文在對PCI總線接口控制器的功能分析和結(jié)構(gòu)分析的基礎(chǔ)上,對PCI總線接口控制器的整體設(shè)計(jì)和子模塊的劃分和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述.通過本論文的研究,完成了PCI總線接口控制器的設(shè)計(jì),并且通過編寫測試激勵(lì)程序完成了功能仿真,以及布局布線后的時(shí)序仿真,并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行了測試,證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能.
上傳時(shí)間： 2013-04-24
上傳用戶：stvnash
該文進(jìn)行的設(shè)計(jì)作為數(shù)控系統(tǒng)大課題中的一個(gè)子課題,主要研究利用PCI總線來實(shí)現(xiàn)對外圍IO的操作,硬件上包括設(shè)計(jì)一塊PCI接口卡并測試通過,軟件上實(shí)現(xiàn)了PCI接口卡在Linux下的驅(qū)動(dòng)和用軟PLC來實(shí)現(xiàn)對外圍IO的操作.該文在比較幾種微機(jī)總線的基礎(chǔ)上,為了實(shí)現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進(jìn)行設(shè)計(jì).隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實(shí)現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實(shí)現(xiàn)PCI接口卡設(shè)計(jì).用VHDL語言對FPGA編程,采用模塊化的設(shè)計(jì)方法進(jìn)行設(shè)計(jì),用狀態(tài)機(jī)來控制PCI邏輯的時(shí)序.設(shè)計(jì)首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計(jì)的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計(jì)了PCI卡在Linux下的設(shè)備驅(qū)動(dòng)程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動(dòng)程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計(jì)了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細(xì)討論MatPLC工作原理的基礎(chǔ)上,設(shè)計(jì)了一個(gè)輸入模塊、一個(gè)輸出模塊和一個(gè)MatPLC配置文件.輸入模塊通過驅(qū)動(dòng)程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進(jìn)行邏輯運(yùn)算,再輸出到PCI卡.將他們編譯通過,并進(jìn)行測試,最終實(shí)現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項(xiàng)目[2002A1040402]、廣東省科技攻關(guān)項(xiàng)目[2003C101002]、廣州市重大科技攻關(guān)計(jì)劃[2002Z1-D0051]的資助.
標(biāo)簽： FPGA PCI 接口設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶：szchen2006
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì)，最終建立一個(gè)包括多種功能部件，互連部件和處理部件的設(shè)計(jì)平臺(tái)，從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺(tái)要提供的一個(gè)互連部件對其進(jìn)行設(shè)計(jì)。 針對這一需求，本論文采用自項(xiàng)向下的設(shè)計(jì)方法對PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)，采用Verilog HDL對其進(jìn)行了RTL級(jí)的描述。 在該課題的研究中，采用了目前集成電路設(shè)計(jì)中常見的自頂向下設(shè)計(jì)方法，使用硬件描述語言Verilog HDL對其進(jìn)行描述，重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測試激勵(lì)程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時(shí)序仿真，證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實(shí)現(xiàn)。通過這整個(gè)論文的工作，按照設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計(jì)。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時(shí)序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲(chǔ)片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動(dòng)增益控制電路AGC模塊的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：yhm_all
本論文重點(diǎn)分析了PCI總線接口的設(shè)計(jì).對PCI總線協(xié)議的分析理解是進(jìn)行PCI總線接口設(shè)計(jì)的前提,而對PCI總線接口的功能分析和結(jié)構(gòu)劃分是設(shè)計(jì)的關(guān)鍵.本文在理解協(xié)議的基礎(chǔ)上,對PCI總線接口的整體設(shè)計(jì)和子模塊的劃分以及Verilog實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析和闡述,并編寫測試激勵(lì)程序完成功能仿真,最后通過PCB試驗(yàn)板進(jìn)行了測試.我們設(shè)計(jì)了DMA控制器作為PCI總線接口板的應(yīng)用,對DMA的Top層結(jié)構(gòu)和各個(gè)子模塊及其與PCI總線的接口等都做了詳細(xì)的劃分.論文中FIFO的實(shí)現(xiàn)也做了詳細(xì)的描述.但由于時(shí)間的限制,代碼的編寫和仿真還沒完成.這也是本項(xiàng)目需要進(jìn)一步完善的地方.
上傳時(shí)間： 2013-06-12
上傳用戶：lizhizheng88
本文研究的主要內(nèi)容是應(yīng)用可編程器件FPGA來作PCI總線從模塊設(shè)計(jì).文中首先分析了可編程器件在PCI總線產(chǎn)品設(shè)計(jì)中的可行性和應(yīng)用前景,接著對PCI總線協(xié)議作了一個(gè)系統(tǒng)的介紹,然后分析了PCI總線從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實(shí)現(xiàn)方案,最后在Xilinx ISE開發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來設(shè)計(jì)接口電路.并設(shè)計(jì)了驗(yàn)證電路板,在PC機(jī)主板上對設(shè)計(jì)進(jìn)行功能驗(yàn)證,驗(yàn)證結(jié)果表明設(shè)計(jì)正確,達(dá)到了設(shè)計(jì)要求.為今后對PCI總線接口進(jìn)一步的研究奠定了基礎(chǔ).
標(biāo)簽： FPGA PCI 總線 接口設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：gxohao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
