這個文件中提供了 verilog HDl 的在ultra edit32中編程所需要的語法
標簽: verilog ultra edit HDl
上傳時間: 2013-12-04
上傳用戶:R50974
這個文件中使用verilog HDl簡單的利用基本運算實現了微型的cpu設計開發過程
標簽: verilog HDl cpu 運算
上傳時間: 2016-08-24
上傳用戶:hgy9473
曼徹斯特編碼的VHDl源程序?顧固乇嗦氳腣HDl源程序
標簽: VHDl HDl 源程序 曼徹斯特編碼
上傳用戶:talenthn
BCD編碼的Verilog HDl程序,能夠實現BCD編碼與卷積碼。
標簽: Verilog BCD HDl 編碼
上傳時間: 2014-02-18
上傳用戶:yyq123456789
使用Verilog HDl 實現AES硬體加解密
標簽: Verilog HDl AES 加解密
上傳時間: 2016-08-25
上傳用戶:gdgzhym
用verilog HDl產生正弦階梯波。加da即可輸出正弦波
標簽: verilog HDl 正弦 輸出
上傳時間: 2014-01-17
上傳用戶:wkchong
基于Verilog HDl的異步FIFO設計與實現
標簽: Verilog FIFO HDl
上傳時間: 2013-12-19
上傳用戶:a3318966
verilog HDl語言編寫的數字秒表,仿真已經通過,可供參考
標簽: verilog HDl 語言 編寫
上傳用戶:chfanjiang
《Verilog HDl 語言編程》 異步FIFO設計(基于Verilog)
標簽: Verilog FIFO HDl 語言編程
上傳時間: 2016-08-30
上傳用戶:561596
<Verilog HDl 語言編程》 RS(204,188)譯碼器的設計
標簽: Verilog HDl 204 188
上傳時間: 2013-11-30
上傳用戶:lizhen9880
蟲蟲下載站版權所有 京ICP備2021023401號-1