用于FPGA的huffman算法的HDl編碼，包括VHDl及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： huffman FPGA HDl 算法
上傳時(shí)間： 2016-09-19
上傳用戶(hù)：zsjinju
用于FPGA的量化算法的HDl編碼，包括VHDl及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDl 量化算法 編碼
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：liansi
用于FPGA的反量化算法的HDl編碼，包括VHDl及Verilog代碼。可用于JPEG及MPEG壓縮算法。
上傳用戶(hù)：kikye
用于FPGA的變長(zhǎng)編碼算法的HDl編碼，包括VHDl及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDl 編碼算法 編碼
上傳時(shí)間： 2013-12-06
上傳用戶(hù)：陽(yáng)光少年2016
用于FPGA的Z變化算法的HDl編碼，包括VHDl及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDl 變化 算法
上傳用戶(hù)：王楚楚
這個(gè)文件中是UltraEdit的一些格式化文件說(shuō)明 由于原來(lái)的 UltraEdit 不支持 HDl 語(yǔ)言的格式化顯示，把文件解壓得到的 wordfile.txt替換其安裝目錄下的 wordfile.txt 文件即可
標(biāo)簽： UltraEdit HDl 格式化 語(yǔ)言
上傳時(shí)間： 2014-08-28
上傳用戶(hù)：lijinchuan
適合高速Viterbi譯碼器的HDl的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： Viterbi HDl 譯碼器
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：aeiouetla
用FPGA verilog HDl實(shí)現(xiàn)千兆以太網(wǎng)MAC。
標(biāo)簽： verilog FPGA HDl MAC
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：yuanyuan123
用VERILOG HDl實(shí)現(xiàn)的任意 頻率分頻器源代碼，是一個(gè)通用的程序
標(biāo)簽： VERILOG HDl 頻率 分頻器
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：alan-ee
0到255任意整數(shù)半整數(shù)分頻Verilog HDl.rar
標(biāo)簽： Verilog 255 HDl
上傳時(shí)間： 2014-12-20
上傳用戶(hù)：ztj182002
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
