亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

IP網(wǎng)絡(luò)

  • 定制簡單LED的IP核的設計源代碼

    定制簡單LED的IP核的設計源代碼

    標簽: LED 定制 IP核 源代碼

    上傳時間: 2013-10-19

    上傳用戶:gyq

  • 自學ZedBoard:使用IP通過ARM PS訪問FPGA(源代碼)

      這一節的目的是使用XPS為ARM PS 處理系統 添加額外的IP。從IP Catalog 標簽添加GPIO,并與ZedBoard板子上的8個LED燈相連。當系統建立完后,產生bitstream,并對外設進行測試。本資料為源代碼,原文設計過程詳見:【 玩轉賽靈思Zedboard開發板(4):如何使用自帶外設IP讓ARM PS訪問FPGA?】   硬件平臺:Digilent ZedBoard   開發環境:Windows XP 32 bit   軟件: XPS 14.2 +SDK 14.2

    標簽: ZedBoard FPGA ARM 訪問

    上傳時間: 2013-11-06

    上傳用戶:yuchunhai1990

  • 使用LabVIEW FPGA模塊設計IP核

    對于利用LabVIEW FPGA實現RIO目標平臺上的定制硬件的工程師與開發人員,他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊。基于已經驗證的設計進行代碼模塊開發,將使現有IP在未來應用中得到更好的復用,也可以使在不同開發人員和內部組織之間進行共享和交換的代碼更好服用

    標簽: LabVIEW FPGA IP核 模塊設計

    上傳時間: 2013-10-14

    上傳用戶:xiaodu1124

  • 基于Quartus II免費IP核的雙端口RAM設計實例

      QuartusII中利用免費IP核的設計   作者:雷達室   以設計雙端口RAM為例說明。   Step1:打開QuartusII,選擇File—New Project Wizard,創建新工程,出現圖示對話框,點擊Next;

    標簽: Quartus RAM IP核 雙端口

    上傳時間: 2013-10-18

    上傳用戶:909000580

  • 基于FPGA的GPIB接口IP核的研究與設計

    基于FPGA的GPIB接口IP核的研究與設計

    標簽: FPGA GPIB 接口 IP核

    上傳時間: 2013-10-19

    上傳用戶:wudu0932

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標簽: ISE IP核 工程

    上傳時間: 2015-01-01

    上傳用戶:liuxinyu2016

  • 基于FPGA的DDS IP核設計方案

    以Altera公司的Quartus Ⅱ 7.2作為開發工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核Nios II,構成可編程片上系統(SOPC),利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成,利用 SOPC技術,在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺,達到既簡化電路設計、又提高系統穩定性和可靠性的目的。

    標簽: FPGA DDS IP核 設計方案

    上傳時間: 2013-12-22

    上傳用戶:forzalife

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    標簽: AXI4 379 wp 即插即用

    上傳時間: 2013-11-11

    上傳用戶:csgcd001

  • 充分利用IP以及拓撲規劃提高PCB設計效率

    本文探討的重點是PCB設計人員利用IP,并進一步采用拓撲規劃和布線工具來支持IP,快速完成整個PCB設計。從圖1可以看出,設計工程師的職責是通過布局少量必要元件、并在這些元件之間規劃關鍵互連路徑來獲取IP。一旦獲取到了IP,就可將這些IP信息提供給PCB設計人員,由他們完成剩余的設計。 圖1:設計工程師獲取IP,PCB設計人員進一步采用拓撲規劃和布線工具支持IP,快速完成整個PCB設計。現在無需再通過設計工程師和PCB設計人員之間的交互和反復過程來獲取正確的設計意圖,設計工程師已經獲取這些信息,并且結果相當精確,這對PCB設計人員來說幫助很大。在很多設計中,設計工程師和PCB設計人員要進行交互式布局和布線,這會消耗雙方許多寶貴的時間。從以往的經歷來看交互操作是必要的,但很耗時間,且效率低下。設計工程師提供的最初規劃可能只是一個手工繪圖,沒有適當比例的元件、總線寬度或引腳輸出提示。隨著PCB設計人員參與到設計中來,雖然采用拓撲規劃技術的工程師可以獲取某些元件的布局和互連,不過,這個設計可能還需要布局其它元件、獲取其它IO及總線結構和所有互連才能完成。PCB設計人員需要采用拓撲規劃,并與經過布局的和尚未布局的元件進行交互,這樣做可以形成最佳的布局和交互規劃,從而提高PCB設計效率。隨著關鍵區域和高密區域布局完成及拓撲規劃被獲取,布局可能先于最終拓撲規劃完成。因此,一些拓撲路徑可能必須與現有布局一起工作。雖然它們的優先級較低,但仍需要進行連接。因而一部分規劃圍繞布局后的元件產生了。此外,這一級規劃可能需要更多細節來為其它信號提供必要的優先級。

    標簽: PCB 利用IP 拓撲規劃

    上傳時間: 2014-01-14

    上傳用戶:lz4v4

  • UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南

    標簽: Initiator LogiCORE 157 UG

    上傳時間: 2013-10-13

    上傳用戶:heheh

主站蜘蛛池模板: 平谷区| 梨树县| 英山县| 七台河市| 巩义市| 承德县| 太仓市| 徐水县| 吉木萨尔县| 金川县| 肃宁县| 尉犁县| 武川县| 凤山县| 苏尼特右旗| 阿巴嘎旗| 阜平县| 南平市| 大渡口区| 措勤县| 新绛县| 龙游县| 禹城市| 黎城县| 容城县| 确山县| 灌云县| 丰城市| 沁水县| 新安县| 会东县| 社会| 阿勒泰市| 潮州市| 大方县| 公安县| 永福县| 霍山县| 营口市| 永昌县| 罗平县|