亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ip核

Ip核就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思，在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。固IP是完成了綜合的功能塊。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品——掩膜。[1]

  • 基于FPGA的DDS Ip核設(shè)計(jì)方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS Ip核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計(jì)的DDS Ip核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標(biāo)簽： FPGA DDS Ip核 設(shè)計(jì)方案

    上傳時間： 2013-11-06

    上傳用戶：songkun

  • 基于SOPC的觸控屏控制器Ip核設(shè)計(jì)

    介紹一款基于SOPC的TFT-LCD觸控屏控制器Ip核的設(shè)計(jì)與實(shí)現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計(jì)，并用ModelSim仿真測試，驗(yàn)證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計(jì)，給出系統(tǒng)硬、軟件設(shè)計(jì)，實(shí)現(xiàn)TFT-LCD觸控屏彩條顯示。這款觸控屏控制器Ip核具備較強(qiáng)的通用性和兼容性，具有一定的使用范圍和應(yīng)用價值。

    標(biāo)簽： SOPC Ip核 觸控屏控制器

    上傳時間： 2013-12-24

    上傳用戶：sdq_123

  • 基于SOPC技術(shù)的異步串行通信Ip核的設(shè)計(jì)

    介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）Ip核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART Ip核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART Ip核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)Ip核的開發(fā)提供了一定的參考。

    標(biāo)簽： SOPC Ip核 異步串行通信

    上傳時間： 2013-11-12

    上傳用戶：894448095

  • 如何仿真Ip核(建立modelsim仿真庫完整解析)

    　　Ip核生成文件：（Xilinx/Altera 同） 　　Ip核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點(diǎn)中該核，在對應(yīng)的 processes 窗口中運(yùn)行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

    標(biāo)簽： modelsim 仿真 Ip核 仿真庫

    上傳時間： 2013-10-20

    上傳用戶：lingfei

  • 定制簡單LED的Ip核的設(shè)計(jì)源代碼

    定制簡單LED的Ip核的設(shè)計(jì)源代碼

    標(biāo)簽： LED 定制 Ip核 源代碼

    上傳時間： 2013-10-19

    上傳用戶：gyq

  • 基于Quartus II免費(fèi)Ip核的雙端口RAM設(shè)計(jì)實(shí)例

    　　QuartusII中利用免費(fèi)Ip核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點(diǎn)擊Next；

    標(biāo)簽： Quartus RAM Ip核 雙端口

    上傳時間： 2013-10-18

    上傳用戶：909000580

  • 基于FPGA的GPIB接口Ip核的研究與設(shè)計(jì)

    基于FPGA的GPIB接口Ip核的研究與設(shè)計(jì)

    標(biāo)簽： FPGA GPIB 接口 Ip核

    上傳時間： 2013-10-19

    上傳用戶：wudu0932

  • ISE新建工程及使用Ip核步驟詳解

    ISE新建工程及使用Ip核步驟詳解

    標(biāo)簽： ISE Ip核 工程

    上傳時間： 2015-01-01

    上傳用戶：liuxinyu2016

  • 基于FPGA的DDS Ip核設(shè)計(jì)方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS Ip核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計(jì)的DDS Ip核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標(biāo)簽： FPGA DDS Ip核 設(shè)計(jì)方案

    上傳時間： 2013-12-22

    上傳用戶：forzalife

  • 如何仿真Ip核(建立modelsim仿真庫完整解析)

    　　Ip核生成文件：（Xilinx/Altera 同） 　　Ip核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點(diǎn)中該核，在對應(yīng)的 processes 窗口中運(yùn)行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

    標(biāo)簽： modelsim 仿真 Ip核 仿真庫

    上傳時間： 2013-11-02

    上傳用戶：誰偷了我的麥兜

主站蜘蛛池模板： 沁水县| 黄大仙区| 福清市| 眉山市| 开封县| 阜城县| 祁门县| 遂昌县| 象州县| 奇台县| 宜良县| 宣汉县| 安乡县| 特克斯县| 手机| 吐鲁番市| 赤城县| 怀安县| 探索| 上犹县| 双鸭山市| 乐都县| 河北省| 石首市| 沾益县| 汉寿县| 惠东县| 舟曲县| 城市| 永安市| 泸溪县| 武鸣县| 丰原市| 栾城县| 遂川县| 苏尼特左旗| 丰都县| 萨迦县| 东山县| 玉环县| 区。|