一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議 二、高性能PCB設(shè)計(jì)的硬件必備基礎(chǔ)三、高性能PCB設(shè)計(jì)面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計(jì)為主線，結(jié)合Cadence在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，全面剖析高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強(qiáng)，集成度越來越高、信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設(shè)計(jì)也隨之進(jìn)入了高速PCB設(shè)計(jì)時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個極為重要的部件。本文從高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計(jì)的方方面面。實(shí)現(xiàn)高性能的PCB設(shè)計(jì)首先要有一支高素質(zhì)的PCB設(shè)計(jì)團(tuán)隊(duì)。一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議自從PCB設(shè)計(jì)進(jìn)入高速時代，原理圖、PCB設(shè)計(jì)由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運(yùn)而生。
標(biāo)簽： PCB 性能 工程實(shí)現(xiàn)
上傳時間： 2013-11-23
上傳用戶：talenthn
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號也能處理數(shù)字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個射頻調(diào)諧器，也是一個half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預(yù)選訊號進(jìn)行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。
上傳時間： 2013-11-19
上傳用戶：ryb
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
P C B 可測性設(shè)計(jì)布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計(jì)除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計(jì)建議供設(shè)計(jì)布線工程師參考。1. 每一個銅箔電路支點(diǎn)，至少需要一個可測試點(diǎn)。如無對應(yīng)的測試點(diǎn)，將可導(dǎo)致與之相關(guān)的開短路不可檢出，并且與之相連的零件會因無測試點(diǎn)而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準(zhǔn)確度差。所以Layout 時應(yīng)通過Via Hole 盡可能將測試點(diǎn)放置于同一面。這樣就只要做單面治具即可。3. 測試選點(diǎn)優(yōu)先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應(yīng)以AI 零件腳及其它較細(xì)較短腳為優(yōu)先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點(diǎn)精準(zhǔn)度，制作治具需特殊處理。5. 避免將測點(diǎn)置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點(diǎn)。7. 對于電池(Battery)最好預(yù)留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預(yù)防將PCB反放而導(dǎo)致機(jī)器壓破板)，且孔內(nèi)不能沾錫。(c) 選擇以對角線，距離最遠(yuǎn)之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應(yīng)設(shè)計(jì)成中心對稱,即PCB 旋轉(zhuǎn)180 度角后仍能放入PCB,這樣,作業(yè)員易于反放而致機(jī)器壓破板)9. 測試點(diǎn)要求：(e) 兩測點(diǎn)或測點(diǎn)與預(yù)鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點(diǎn)無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點(diǎn)應(yīng)離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應(yīng)至少間距120mil，方便治具制作。(g) 測點(diǎn)應(yīng)平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點(diǎn)直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點(diǎn)需額外加工，以導(dǎo)正目標(biāo)。(i) 測點(diǎn)的Pad 及Via 不應(yīng)有防焊漆(Solder Mask)。(j) 測點(diǎn)應(yīng)離板邊或折邊至少100mil。(k) 錫點(diǎn)被實(shí)踐證實(shí)是最好的測試探針接觸點(diǎn)。因?yàn)殄a的氧化物較輕且容易刺穿。以錫點(diǎn)作測試點(diǎn)，因接觸不良導(dǎo)致誤判的機(jī)會極少且可延長探針使用壽命。錫點(diǎn)尤其以PCB 光板制作時的噴錫點(diǎn)最佳。PCB 裸銅測點(diǎn)，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點(diǎn)在SMT 時加上錫膏再經(jīng)回流焊固化為錫點(diǎn)，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現(xiàn)較多的接觸誤判。
標(biāo)簽： PCB 可測性設(shè)計(jì) 布線規(guī)則
上傳時間： 2014-01-14
上傳用戶：cylnpy
一般PCB基本設(shè)計(jì)流程如下：前期準(zhǔn)備->PCB結(jié)構(gòu)設(shè)計(jì)->PCB布局->布線->布線優(yōu)化和絲印->網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查->制版。 第一：前期準(zhǔn)備。這包括準(zhǔn)備元件庫和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計(jì)好原理之外，還要畫得好。在進(jìn)行PCB設(shè)計(jì)之前，首先要準(zhǔn)備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標(biāo)準(zhǔn)尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應(yīng)關(guān)系就行。PS：注意標(biāo)準(zhǔn)庫中的隱藏管腳。之后就是原理圖的設(shè)計(jì)，做好后就準(zhǔn)備開始做PCB設(shè)計(jì)了。
標(biāo)簽： PCB 工程師 經(jīng)驗(yàn)
上傳時間： 2013-11-20
上傳用戶：XLHrest
一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議 二、高性能PCB設(shè)計(jì)的硬件必備基礎(chǔ)三、高性能PCB設(shè)計(jì)面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計(jì)為主線，結(jié)合Cadence在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，全面剖析高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強(qiáng)，集成度越來越高、信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設(shè)計(jì)也隨之進(jìn)入了高速PCB設(shè)計(jì)時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個極為重要的部件。本文從高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計(jì)的方方面面。實(shí)現(xiàn)高性能的PCB設(shè)計(jì)首先要有一支高素質(zhì)的PCB設(shè)計(jì)團(tuán)隊(duì)。一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議自從PCB設(shè)計(jì)進(jìn)入高速時代，原理圖、PCB設(shè)計(jì)由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運(yùn)而生。
標(biāo)簽： PCB 性能 工程實(shí)現(xiàn)
上傳時間： 2013-10-24
上傳用戶：leehom61
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號也能處理數(shù)字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個射頻調(diào)諧器，也是一個half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預(yù)選訊號進(jìn)行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。
上傳時間： 2013-11-21
上傳用戶：時代將軍
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
