制作此教程的目的旨在學習， 網上也有很多講的比較好的教程，此做并不是想跟他們比什么，希望此教程能對大家學習有所幫助。每個教程講的內容不盡相同，希望此教程能夠幫助大家快速學習Alitum Designer、PADS 和Cadence。
上傳時間： 2014-01-14
上傳用戶：q986086481
絕對有用的資料
上傳時間： 2013-10-21
上傳用戶：ardager
一般規則 元器件放置 . 信號走線 電源 地線 晶振
上傳時間： 2013-10-18
上傳用戶：dvfeng
Altium Designer下的封裝庫，整個庫都是項目的積累，所有元件都通過項目測試，可靠快捷。此刻上傳，奉獻給大家，希望能不讓更多的人受益。。。
上傳時間： 2013-11-12
上傳用戶：tfyt
Silicon Motion, Inc. has made best efforts to ensure that the information contained in this document is accurate andreliable. However, the information is subject to change without notice. No responsibility is assumed by SiliconMotion, Inc. for the use of this information, nor for infringements of patents or other rights of third parties.Copyright NoticeCopyright 2002, Silicon Motion, Inc. All rights reserved. No part of this publication may be reproduced, photocopied,or transmitted in any form, without the prior written consent of Silicon Motion, Inc. Silicon Motion, Inc. reserves theright to make changes to the product specification without reservation and without notice to our users
標簽： GUIDELINES LAYOUT 320 PCB
上傳時間： 2014-12-24
上傳用戶：zhaistone
Advancements in board assembly, PCB Layout anddigital IC integration have produced a new generationof densely populated, high performance systems. Theboard-mounted point-of-load (POL) DC/DC power suppliesin these systems are subject to the same demandingsize, high power and performance requirements asother subsystems. The rigorous new POL demands aredifficult to meet with traditional controller or regulatorICs, or power modules.
上傳時間： 2014-12-24
上傳用戶：lbbyxmraon
The ISO7220 and ISO7221 are dual-channel digital isolators. To facilitate PCB Layout, the channels are orientedin the same direction in the ISO7220 and in opposite directions in the ISO7221. These devices have a logic inputand output buffer separated by TI’s silicon-dioxide (SiO2) isolation barrier, providing galvanic isolation of up to4000 V. Used in conjunction with isolated power supplies, these devices block high voltage, isolate grounds, andprevent noise currents on a data bus or other circuits from entering the local ground and interfering with ordamaging sensitive circuitry.
上傳時間： 2013-10-24
上傳用戶：hbsunhui
1 無線射頻，手機電路，電視家電，信號處理，電源電路等電路圖應有盡有。 2 PCB使用教程，PCB使用技巧，PCB布線規則，PCB Layout經驗資料豐富精彩。 3 各類電子課件，電子教材，測量儀表，嵌入式技術，制造技術收藏資料。 4 IC中文資料，IC datasheet,規則標準， 網上查不到，這里找的到。
上傳時間： 2013-11-11
上傳用戶：kangqiaoyibie
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB Layout時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
完整性高的FPGA-PCB系統化協同設計工具 Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃，并可透過FSP做系統化的設計規劃，同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。 Specifying Design Intent 在FSP整合工具內可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內的包裝，預先讓我們同步規劃FPGA設計及在PCB的placement。
標簽： Allegro Planner System FPGA
上傳時間： 2013-11-06
上傳用戶：wwwe
