亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

RTL

Register Transfer Level -- 寄存器轉(zhuǎn)送級(jí)
  • Precision RTL v2005b.1100

    Actel公司與Mentor Graphics公司日前推出Mentor Graphics的Precision RTL綜合工具最新版本。該版本利用Actel基于閃存的ProASIC Plus家族FPGA產(chǎn)品以提供更高的設(shè)計(jì)性能。

    標(biāo)簽: Precision 2005 1100 RTL

    上傳時(shí)間: 2013-07-28

    上傳用戶:cc111

  • 一個(gè)牛人寫(xiě)的文章(關(guān)于RTL級(jí)設(shè)計(jì))

    關(guān)于RTL級(jí)設(shè)計(jì)詳盡說(shuō)明

    標(biāo)簽: RTL

    上傳時(shí)間: 2013-10-08

    上傳用戶:1421706030

  • Verilog RTL代碼新手上路教程

    通過(guò)學(xué)習(xí)本教程提供的各種RTL小型電路模塊的代碼并且觀察電路的RTL結(jié)構(gòu)和波形仿真的時(shí)序,可以快速的了解如何設(shè)計(jì)基本的電路組件

    標(biāo)簽: Verilog RTL 代碼 教程

    上傳時(shí)間: 2013-11-01

    上傳用戶:manlian

  • Verilog RTL代碼新手上路教程

    通過(guò)學(xué)習(xí)本教程提供的各種RTL小型電路模塊的代碼并且觀察電路的RTL結(jié)構(gòu)和波形仿真的時(shí)序,可以快速的了解如何設(shè)計(jì)基本的電路組件

    標(biāo)簽: Verilog RTL 代碼 教程

    上傳時(shí)間: 2014-01-24

    上傳用戶:13188549192

  • 8139 RTL 源代碼

    8139 RTL 源代碼

    標(biāo)簽: 8139 RTL 源代碼

    上傳時(shí)間: 2014-01-14

    上傳用戶:lepoke

  • 用verilog編寫(xiě)的網(wǎng)卡芯片RTL級(jí)。前仿后仿都通過(guò)了

    用verilog編寫(xiě)的網(wǎng)卡芯片RTL級(jí)。前仿后仿都通過(guò)了,可以在modelsim上運(yùn)行察看

    標(biāo)簽: verilog RTL 編寫(xiě) 網(wǎng)卡芯片

    上傳時(shí)間: 2015-03-31

    上傳用戶:lxm

  • 《Delphi源代碼分析》    本書(shū)通過(guò)對(duì)Delphi內(nèi)核(RTL)源代碼進(jìn)行分析

    《Delphi源代碼分析》    本書(shū)通過(guò)對(duì)Delphi內(nèi)核(RTL)源代碼進(jìn)行分析,深入闡述了Delphi內(nèi)核(RTL)的原理及其實(shí)現(xiàn)。全書(shū)從Nico Bendlin編寫(xiě)的著名最小化內(nèi)核示例程序MiniDExe講起,基于MiniDExe分析Delphi在編譯器一級(jí)的技術(shù)內(nèi)幕,帶領(lǐng)讀者一窺Delphi的核心。隨后作者基于這個(gè)內(nèi)核逐層地包裝代碼,將Delphi的各種功能的具體實(shí)現(xiàn)一一展現(xiàn),通過(guò)列出關(guān)鍵性代碼并進(jìn)行系統(tǒng)性分析的方式,全面分析對(duì)象結(jié)構(gòu)、VCL和COM等在源代碼中的實(shí)現(xiàn)。全書(shū)內(nèi)容詳實(shí),闡述精辟、深入,主要議題包括:Delphi的編譯器在Windows、Delphi RTL和用戶代碼之間的交互;Delphi RTL內(nèi)核代碼的完整實(shí)現(xiàn);與Delphi內(nèi)核相關(guān)的操作系統(tǒng)機(jī)制;初始(入口)代碼、模塊、內(nèi)存、線程、資源、異常處理機(jī)制等。 本書(shū)是一本不可多得的高端技術(shù)圖書(shū),適合中、高級(jí)Delphi開(kāi)發(fā)人員研讀。

    標(biāo)簽: Delphi RTL 源代碼分析 內(nèi)核

    上傳時(shí)間: 2014-01-10

    上傳用戶:363186

  • VHDL 關(guān)于2DFFT設(shè)計(jì)程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be

    VHDL 關(guān)于2DFFT設(shè)計(jì)程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

    標(biāo)簽: scinode1 scinode details 2DFFT

    上傳時(shí)間: 2014-12-02

    上傳用戶:15071087253

  • 經(jīng)過(guò)門(mén)級(jí)網(wǎng)單驗(yàn)證的USB2.0 IP核 RTL代碼

    經(jīng)過(guò)門(mén)級(jí)網(wǎng)單驗(yàn)證的USB2.0 IP核 RTL代碼

    標(biāo)簽: USB 2.0 RTL 門(mén)級(jí)

    上傳時(shí)間: 2014-01-06

    上傳用戶:heart520beat

  • 用verilog編寫(xiě)的pci——RTL級(jí)。

    用verilog編寫(xiě)的pci——RTL級(jí)。

    標(biāo)簽: verilog pci RTL 編寫(xiě)

    上傳時(shí)間: 2015-06-06

    上傳用戶:亞亞娟娟123

主站蜘蛛池模板: 枞阳县| 德化县| 会理县| 衡南县| 黄冈市| 嵊州市| 布拖县| 桂阳县| 珲春市| 宝山区| 广宁县| 水城县| 日喀则市| 洪雅县| 博客| 江川县| 宣恩县| 溧水县| 彰化县| 平塘县| 汤原县| 漳州市| 信丰县| 泾川县| 如东县| 兰溪市| 临清市| 库尔勒市| 池州市| 比如县| 临清市| 台江县| 岳西县| 临沂市| 南城县| 吉木乃县| 邹城市| 星子县| 湾仔区| 宁远县| 南宫市|