IIC接口E2PROM(AT24C64) 讀寫VERILOG 驅(qū)動源碼+仿真激勵文件:module i2c_dri #( parameter SLAVE_ADDR = 7'b1010000 , //EEPROM從機地址 parameter CLK_FREQ = 26'd50_000_000, //模塊輸入的時鐘頻率 parameter I2C_FREQ = 18'd250_000 //IIC_SCL的時鐘頻率 ) ( input clk , input rst_n , //i2c interface input i2c_exec , //I2C觸發(fā)執(zhí)行信號 input bit_ctrl , //字地址位控制(16b/8b) input i2c_rh_wl , //I2C讀寫控制信號 input [15:0] i2c_addr , //I2C器件內(nèi)地址 input [ 7:0] i2c_data_w , //I2C要寫的數(shù)據(jù) output Reg [ 7:0] i2c_data_r , //I2C讀出的數(shù)據(jù) output Reg i2c_done , //I2C一次操作完成 output Reg i2c_ack , //I2C應(yīng)答標志 0:應(yīng)答 1:未應(yīng)答 output Reg scl , //I2C的SCL時鐘信號 inout sda , //I2C的SDA信號 //user interface output Reg dri_clk //驅(qū)動I2C操作的驅(qū)動時鐘 );//localparam definelocalparam st_idle = 8'b0000_0001; //空閑狀態(tài)localparam st_sladdr = 8'b0000_0010; //發(fā)送器件地址(slave address)localparam st_addr16 = 8'b0000_0100; //發(fā)送16位字地址localparam st_addr8 = 8'b0000_1000; //發(fā)送8位字地址localparam st_data_wr = 8'b0001_0000; //寫數(shù)據(jù)(8 bit)localparam st_addr_rd = 8'b0010_0000; //發(fā)送器件地址讀localparam st_data_rd = 8'b0100_0000; //讀數(shù)據(jù)(8 bit)localparam st_stop = 8'b1000_0000; //結(jié)束I2C操作//Reg defineReg sda_dir ; //I2C數(shù)據(jù)(SDA)方向控制Reg sda_out ; //SDA輸出信號Reg st_done ; //狀態(tài)結(jié)束Reg wr_flag ; //寫標志Reg [ 6:0] cnt ; //計數(shù)Reg [ 7:0] cur_state ; //狀態(tài)機當前狀態(tài)Reg [ 7:0] next_state; //狀態(tài)機下一狀態(tài)Reg [15:0] addr_t ; //地址Reg [ 7:0] data_r ; //讀取的數(shù)據(jù)Reg [ 7:0] data_wr_t ; //I2C需寫的數(shù)據(jù)的臨時寄存Reg [ 9:0] clk_cnt ; //分頻時
標簽： iic 接口 e2prom at24c64 verilog 驅(qū)動 仿真
上傳時間： 2021-11-05
上傳用戶：
mkbus 一、安裝原版程序安裝文件； 二、安裝 HASPEmulPE-XP_2_33_a002W .EXE 三、運行 KEYGEN.EXE 四、導(dǎo)入密狗注冊表文件和上步生成的注冊表文件 haspemul.Reg 五、運行第 2 步安裝的 HASP Emulator PE V2.33 六、啟動 HASP Emulator PE V2.33 后點擊左邊第一個按鈕“HASP EMUL" 七、你的程序就可以運行了。 展開
上傳時間： 2021-11-11
上傳用戶：a273245914
AC220V轉(zhuǎn)DC(12V15W )電源板AD設(shè)計硬件原理圖+PCB文件，2層板設(shè)計，大小為100*55mm, ALTIUM設(shè)計的原理圖+PCB文件，可以做為你的學習設(shè)計參考。主要器件型號如下：Library Component Count : 24Name Description----------------------------------------------------------------------------------------------------2N3904 NPN General Purpose Amplifier2N3906 PNP General Purpose AmplifierBRIDGE1 Diode BridgeCON2 ConnectorCap CapacitorCap Pol1 Polarized Capacitor (Radial)D Zener Zener DiodeDIODE Diode 1N914 High Conductance Fast DiodeECELECTRO2 Electrolytic CapacitorFP103 FUSE-HHeader 2 Header, 2-PinINDUCTOR2 NMOS-2 N-Channel Power MOSFETPC837 OptoisolatorRES2-B Res Varistor Varistor (Voltage-Sensitive Resistor)T TR-2B TRANS1UCC28051 Volt Reg Voltage Regulator
上傳時間： 2021-11-21
上傳用戶：kent
ad9280_9708 ADDA模塊硬件資料+PDF原理圖+AD、PADS、CADENCE3中格式原理圖庫PCB封裝庫文件:原理圖庫：Library Component Count : 41Name Description----------------------------------------------------------------------------------------------------AD8065ARTAD9280ARSZRL AD9708ARUZB5S_0 C1608CT2012_0 CT2012_0_1INDUCTOR INDUCTOR_1 LED_0 LED GRN SGL 25MA 0603LQH32C_0 LQH32C_0_1 MC34063AD 1.5-A PEAK BOOST/BUCK/INVERTING SWITCHING RegULATORS, -40 to 85℃RES_ADJ_0 Single Turn Top Adjust, 3362PTL072 TLV1117-33 IC Reg LDO 3.3V 1A SOT223ZDIODE_0 DIODE ZNR -- 0.2W 5.1V AEC-Q101 SOD523PCB封裝庫：Component Count : 17Component Name-----------------------------------------------3386P-1C0603DIP-2X20_2P54EC6P3L0603L1210L7373LED0603R0603R2512SMASMA_THVT_312X312SOP8SOT23-5SOT223SSOP28_0R65_10R2X7R8TSSOP28_0R65_9R7X4R4
上傳時間： 2021-12-04
上傳用戶：
FPGA片內(nèi)FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明，使用 FPGA 內(nèi)部的 FIFO 以及程序?qū)υ?FIFO 的數(shù)據(jù)讀寫操作。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz時鐘 input rst_n //復(fù)位信號，低電平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; Reg[2:0] write_state;Reg[2:0] next_write_state;Reg[2:0] read_state;Reg[2:0] next_read_state;Reg[15:0] w_data; //FIFO寫數(shù)據(jù)wire wr_en; //FIFO寫使能wire rd_en; //FIFO讀使能wire[15:0] r_data; //FIFO讀數(shù)據(jù)wire full; //FIFO滿信號 wire empty; //FIFO空信號 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///產(chǎn)生FIFO寫入的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///產(chǎn)生FIFO讀的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
上傳時間： 2021-12-19
上傳用戶：20125101110
ADS8329 Verilog fpga 驅(qū)動源碼，2.7V 至 5.5V 16 位 1MSPS 串行模數(shù)轉(zhuǎn)換器 ADC芯片ADS8329數(shù)據(jù)采集的verilog代碼，已經(jīng)用在工程中，可以做為你的設(shè)計參考。( input clock, input timer_clk_r, input reset, output Reg sample_over, output Reg ad_convn, input ad_eocn, output Reg ad_csn, output Reg ad_clk, input ad_dout, output Reg ad_din, output Reg [15:0] ad_data_lock);Reg [15:0] ad_data_old;Reg [15:0] ad_data_new; Reg [19:0] ad_data_temp; Reg [15:0] ad_data;Reg [4:0] ad_data_cnt;Reg [4:0] ad_spi_cnt; Reg [5:0] time_dly_cnt; parameter [3:0] state_mac_IDLE = 0, state_mac_0 = 1, state_mac_1 = 2, state_mac_2 = 3, state_mac_3 = 4, state_mac_4 = 5, state_mac_5 = 6, state_mac_6 = 7, state_mac_7 = 8, state_mac_8 = 9, state_mac_9 = 10, state_mac_10 = 11, state_mac_11 = 12, state_mac_12 = 13, state_mac_13 = 14, state_mac_14 = 15; Reg [3:0] state_curr;Reg [3:0] state_next;
標簽： ads8329 verilog fpga 驅(qū)動
上傳時間： 2022-01-30
上傳用戶：1208020161
FPGA Verilog HDL設(shè)計溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計文件.V源碼，可以做為你的學習及設(shè)計參考。module ds18b20lcd1602display ( Clk, Rst, DQ, //18B20數(shù)據(jù)端口 Txd, //串口發(fā)送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //數(shù)碼管段碼 SMCom //數(shù)碼管位碼 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//測溫完成信號wire [15:0] MeasureResult;//DS18B20測溫結(jié)果Reg [15:0] Temperature;//產(chǎn)生LCD的位碼和段碼LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20測溫和發(fā)送 DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//產(chǎn)生數(shù)碼管的位碼和段碼SMDisplay Gen_SM(.Rst(Rst),.
標簽： fpga verilog hdl 溫度傳感器 ds18b20 lcd1620 數(shù)碼顯示
上傳時間： 2022-01-30
上傳用戶：
spi 通信的master部分使用的verilog語言實現(xiàn)，可以做為你的設(shè)計參考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; //clock divider input din; output Reg ss; output Reg sck; output Reg dout; output Reg done; output Reg [7:0] rdata; //received dataparameter idle=2'b00; parameter send=2'b10; parameter finish=2'b11; Reg [1:0] cur,nxt; Reg [7:0] tReg,rReg; Reg [3:0] nbit; Reg [4:0] mid,cnt; Reg shift,clr;
上傳時間： 2022-02-03
上傳用戶：
verilog實現(xiàn)I2C通信的slave模塊源碼狀態(tài)機設(shè)位計可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input RESET,input scl_i, //I2C clkinput sda_i, //I2C data ininput [7:0] I2C_RDDATA,////////////////////////output Reg sda_o, //I2C data outoutput Reg Reg_w, //Reg write enable pulse (1T of scl_i)output Reg [7:0] I2C_ADDR,output Reg [7:0] I2C_DATA); parameter ST_ADDR = 4'd0; parameter ST_ACK = 4'd1; parameter ST_WDATA1 = 4'd2; parameter ST_WACK1 = 4'd3; parameter ST_WDATA2 = 4'd4; parameter ST_WACK2 = 4'd5; parameter ST_WDATA3 = 4'd6; parameter ST_WACK3 = 4'd7; parameter ST_RDATA1 = 4'd8; parameter ST_RACK1 = 4'd9; parameter ST_IDLE = 4'd15;//---------------------------------------------------------------------------// Signal Declaration//--------------------------------------------------------------------------- Reg i2c_start_n, i2c_stop_n; //wire RESET_scl; wire i2c_stp_n, i2c_RESET; Reg [3:0] i2c_cs, i2c_ns; Reg [3:0] cnt_bit; Reg [7:0] d_vec; Reg i2c_rd, i2c_ack; Reg [7:0] I2C_RDDATA_latch;
上傳時間： 2022-02-03
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
