精品国产一区二区三区四区精华 ,香港欧美日韩三级黄色一级电影网站 ,性色av一区二区三区免费

SDR-SDRAM

基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究

針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325
ref sdr sdram vhdl代碼

ref-SDR-SDRAM-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

標簽： sdram vhdl ref sdr

上傳時間： 2013-11-13

上傳用戶：takako_yang
ref sdr sdram vhdl代碼

ref-SDR-SDRAM-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

標簽： sdram vhdl ref sdr

上傳時間： 2013-10-23

上傳用戶：半熟1994
標準SDR SDRAM控制器參考設計

標準SDR SDRAM控制器參考設計，Lattice提供的verilog源代碼

標簽： SDRAM SDR 標準控制器

上傳時間： 2015-04-14

上傳用戶：frank1234
Sdr SDRAM控制器參考設計,很好的

Sdr SDRAM控制器參考設計,很好的

標簽： SDRAM Sdr 控制器參考設計

上傳時間： 2015-10-27

上傳用戶：manlian
Hynix公司8M byte sdr sdram的verilog語言仿真實現。

Hynix公司8M byte sdr sdram的verilog語言仿真實現。

標簽： verilog Hynix sdram byte

上傳時間： 2014-12-04

上傳用戶：h886166
詳細介紹了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL

詳細介紹了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL

標簽： CONTROL ALTERA SDRAM CORE

上傳時間： 2016-04-12

上傳用戶：685
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA)

針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

標簽： Sdram SRAM FPGA SDR

上傳時間： 2013-12-18

上傳用戶：c12228
標準SDR SDRAM控制器參考設計_verilog_latticesdr_ctrl.v

標準SDR SDRAM控制器參考設計_verilog_lattice\sdr_ctrl.v

標簽： verilog_latticesdr_ctrl SDRAM SDR 標準

上傳時間： 2016-08-28

上傳用戶：hullow
標準SDR SDRAM控制器參考設計

標準SDR SDRAM控制器參考設計，有助于大家學習和參考

標簽： SDRAM SDR 標準控制器

上傳時間： 2014-01-14

上傳用戶：小寶愛考拉

主站蜘蛛池模板：郓城县| 逊克县| 醴陵市| 饶阳县| 巢湖市| 曲麻莱县| 毕节市| 肥城市| 长垣县| 化德县| 咸丰县| 铅山县| 醴陵市| 清苑县| 行唐县| 甘谷县| 玛纳斯县| 广元市| 建昌县| 浦北县| 敦化市| 瓮安县| 安福县| 邮箱| 扎鲁特旗| 吉木乃县| 高台县| 蛟河市| 横山县| 突泉县| 城步| 宝兴县| 尼玛县| 英德市| 甘德县| 云梦县| 文昌市| 双牌县| 金门县| 乌什县| 定远县|