亚洲免费影院,久久久精品免费网站,欧美国产极品

VERILOG HDL

VERILOG HDL picoblaze07.3.20

VERILOG HDL picoblaze07.3.20

標簽： picoblaze verilog HDL 07

上傳時間： 2015-09-26

上傳用戶：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計• 測試• 實驗》課程中多功能數字鐘實驗所要求的所有功能和其它一些擴展功能。包括：基本功能——以數字形式顯示時、分、秒的時間，小時計數器為同步24進制，可手動校時、校分；擴展功能——仿廣播電臺正點報時，任意時刻鬧鐘（選做），自動報整點時數（選做）；其它擴展功能——顯示年月日（能處理大月小月，可手動任意設置年月日），秒表（包括開始、暫停和清零）。

標簽： Cyclone Verilog Altera 144C

上傳時間： 2015-09-27

上傳用戶：1051290259
VERILOG HDL教程135例

VERILOG HDL教程135例，例子很好，對新學的很有幫助

標簽： verilog hdl 135 教程

上傳時間： 2015-09-30

上傳用戶：moshushi0009
viterbi decoder , use VERILOG HDL language.

viterbi decoder , use VERILOG HDL language.

標簽： language viterbi decoder verilog

上傳時間： 2015-10-06

上傳用戶：lili123
VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.

標簽： representation Magnitude the magnitude

上傳時間： 2013-12-24

上傳用戶：金宜
fifo VERILOG HDL 源程序

fifo VERILOG HDL 源程序

標簽： verilog fifo hdl 源程序

上傳時間： 2014-01-01

上傳用戶：我干你啊
Verilog-HDL編寫規范-非常全,非常適合初學者

Verilog-HDL編寫規范-非常全,非常適合初學者

標簽： Verilog-HDL 編寫初學者

上傳時間： 2013-12-22

上傳用戶：aappkkee
VERILOG HDL語言在FPGA實現中的存儲器的使用詳細說明

VERILOG HDL語言在FPGA實現中的存儲器的使用詳細說明

標簽： Verilog FPGA HDL 語言

上傳時間： 2014-10-14

上傳用戶：litianchu
256Mbits (x8) 528 Bytes Page, NAND Flash Memory VERILOG HDL Model User Manual

256Mbits (x8) 528 Bytes Page, NAND Flash Memory VERILOG HDL Model User Manual

標簽： Verilog Manual Memory Mbits

上傳時間： 2013-12-11

上傳用戶：bakdesec
《VERILOG HDL 程序設計教程》2

《VERILOG HDL 程序設計教程》2

標簽： Verilog HDL 程序設計教程

上傳時間： 2015-11-12

上傳用戶：lindor

主站蜘蛛池模板：木兰县| 景洪市| 大埔县| 祁连县| 福建省| 三亚市| 东乌珠穆沁旗| 台山市| 南京市| 莆田市| 淮北市| 河北省| 乡城县| 钟山县| 邯郸县| 永嘉县| 营口市| 古蔺县| 磐石市| 禄丰县| 佛学| 留坝县| 西乌珠穆沁旗| 萝北县| 青浦区| 武陟县| 朔州市| 时尚| 普宁市| 信阳市| 资阳市| 惠水县| 德化县| 阿荣旗| 嘉禾县| 武夷山市| 思茅市| 交口县| 衡南县| 陆良县| 永靖县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG HDL

VERILOG HDL picoblaze07.3.20

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、VERILOG HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計&

VERILOG HDL教程135例

viterbi decoder , use VERILOG HDL language.

VERILOG HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

fifo VERILOG HDL 源程序

Verilog-HDL編寫規范-非常全,非常適合初學者

VERILOG HDL語言在FPGA實現中的存儲器的使用詳細說明

256Mbits (x8) 528 Bytes Page, NAND Flash Memory VERILOG HDL Model User Manual

《VERILOG HDL 程序設計教程》2