亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VHDL SDRAM

  • LCD控制VHDL程序與仿真.rar

    開發板上已經調試過的LCD控制VHDL程序與仿真

    標簽: VHDL LCD 控制

    上傳時間: 2013-07-21

    上傳用戶:hhkpj

  • LCD控制VHDL程序與仿真修改.rar

    開發板上已經調試過的LCD控制VHDL程序與仿真修改

    標簽: VHDL LCD 控制

    上傳時間: 2013-06-12

    上傳用戶:kr770906

  • 用一片CPLD實現數字鎖相環,用VHDL或V語言.rar

    用一片CPLD實現數字鎖相環,用VHDL或V語言

    標簽: CPLD VHDL 數字鎖相環

    上傳時間: 2013-05-27

    上傳用戶:hewenzhi

  • VHDL設計指南.rar

    vhdl的參考書,書中有vhdl的語法介紹,vhdl的深入學習,很詳細,英文版 的,可供參考

    標簽: VHDL 設計指南

    上傳時間: 2013-07-14

    上傳用戶:580231

  • 基于VHDL語言設計數字頻率計.rar

    基于VHDL的數字頻率計的設計(非常的實用

    標簽: VHDL 語言 數字頻率計

    上傳時間: 2013-06-06

    上傳用戶:我們的船長

  • VHDL語言基礎.rar

    1、VHDL語言概述 2、VHDL語言程序實體 3、VHDL語言程序結構體

    標簽: VHDL 語言

    上傳時間: 2013-04-24

    上傳用戶:erkuizhang

  • 基于FPGA的視頻圖像分析.rar

    對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大,需要采用先進的視頻編解碼協議進行處理,進而實現檢測現場的實時監控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發板作為硬件平臺,在開發工具QUARTUSII 6.0和MODELSIM_SE 6.1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現視頻圖像采集、存儲、顯示以及實現H.264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統設計的首選,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼

    標簽: FPGA 視頻 圖像分析

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • VHDL硬件描述語言.rar

    本書全面的介紹了VHDL硬件描述語言的基本知識和利用VHDL語言進行數字電路系統設計的方法。

    標簽: VHDL 硬件描述語言

    上傳時間: 2013-07-30

    上傳用戶:long14578

  • 基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現.rar

    數據采集處理技術是現代信號處理的基礎,廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展,人們面臨的信號處理任務越來越繁重,對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性,結合SDRAM的高速、大容量、價格優勢,在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術,為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上,結合成熟的商業化IP核,提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案,并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點,選擇合適的內存調度方案,采用Verilog HDL語言設計實現了該高速實時數據采集系統,并對系統功能進行驗證與分析,結果表明本設計完全能夠滿足系統的性能指標。

    標簽: SDRAM FPGA DDR

    上傳時間: 2013-06-24

    上傳用戶:wangrong

  • 基于FPGA的MCS51核的VHDL語言設計與實現.rar

    本文以研究嵌入式微處理器為主,自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法,并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路,采用VHDL 語言完成了取指單元,指令譯碼器單元,存儲器單元和邏輯運算單元的電路模塊的設計與實現;研究了控制單元的實現方法和基于全局狀態機的設計理論,采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示,著重介紹了指令譯碼器的實現方式,基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式,把具有相同功能的邏輯電路集中到一個框圖里,使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式,把明顯地具有主從關系的電路放在不同的層次里,這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊;程序存儲器模塊;時序控制模塊;特殊功能寄存器模塊和Core核心模塊這五個部分,文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試,測試結果表明,本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中,相應寄存器和總線上的值也均符合設計要求,實現了設計目標。

    標簽: FPGA VHDL MCS

    上傳時間: 2013-05-20

    上傳用戶:2525775

主站蜘蛛池模板: 江口县| 定西市| 蚌埠市| 额尔古纳市| 永顺县| 介休市| 寻甸| 浦县| 余江县| 南昌市| 巍山| 巨野县| 三明市| 黄陵县| 皋兰县| 木里| 文昌市| 盐津县| 广灵县| 遵义县| 图们市| 海丰县| 榆林市| 永吉县| 太仆寺旗| 凤凰县| 九龙坡区| 观塘区| 吉木萨尔县| 固原市| 固安县| 沙田区| 修文县| 庆安县| 临汾市| 桃源县| 木兰县| 上杭县| 六盘水市| 上杭县| 昌邑市|