很好的幾個FPGA工程，對提高FPGA設計有一定的幫助（注：代碼為VeriLog編寫）。
標簽： VeriLog FPGA 工程 設計實例
上傳時間： 2013-08-21
上傳用戶：英雄
基于VeriLog的fir濾波，并帶matlab仿真
標簽： VeriLog fir 濾波
上傳用戶：qiaoyue
通過VeriLog HDL語言使用CPLD連接PS2鍵盤.
標簽： VeriLog CPLD HDL PS2
上傳用戶：1583060504
用VeriLog實現的串口收發數據程序，已經調試通過
標簽： VeriLog 串口 收發 數據
上傳用戶：lixinxiang
FPGA VeriLog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用
標簽： VeriLog FPGA
上傳時間： 2013-08-22
上傳用戶：longlong12345678
jepg VeriLog example
標簽： example VeriLog jepg
上傳用戶：旗魚旗魚
這是一個關于晶震的一個VeriLog 源代碼,希望對新手有用
標簽： VeriLog 源代碼
上傳時間： 2013-08-23
上傳用戶：大灰狼123456
arm9_fpga2_VeriLog是一個可以綜合的用VeriLog寫的arm9的ip軟核，對學習arm和FPGA開發有幫助。
標簽： VeriLog fpga arm9 arm
上傳用戶：xlcky
這是我寫的一個關于fpga VeriLog的程序希望有對初學著有幫助
標簽： VeriLog fpga 程序
上傳用戶：gundamwzc
多個VeriLog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
標簽： VeriLog vhdl 程序
上傳時間： 2013-08-26
上傳用戶：athjac
蟲蟲下載站版權所有 京ICP備2021023401號-1
