精通Verilog hdl語言編程源碼之8——異步FIFO設計
標簽： verilog FIFO HDL 語言編程
上傳時間： 2013-12-16
上傳用戶：龍飛艇
精通Verilog hdl語言編程源碼9——RS(204,188)譯碼器的設計
標簽： verilog HDL 204 188
上傳時間： 2013-12-20
上傳用戶：獨孤求源
Verilog hdl源碼，顯示器段數碼管數字累加，測試通過
標簽： Verilog HDL 源碼
上傳時間： 2016-11-23
上傳用戶：Breathe0125
Verilog hdl下的4 位數字頻率計控制模塊源代碼
標簽： Verilog HDL 數字頻率計 控制模塊
上傳時間： 2016-11-25
上傳用戶：ainimao
16階FIR濾波器--本設計用Verilog hdl語言串行DA算法實現16階有限頻率響應濾波器！
標簽： VERILOG FIR HDL 濾波器
上傳時間： 2016-11-26
上傳用戶：moshushi0009
本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用Verilog hdl 語言進行編程。
標簽： Verilog HDL 程序 傳輸流
上傳時間： 2013-12-27
上傳用戶：s363994250
Verilog hdl example .many module .
標簽： verilog example module many
上傳時間： 2014-06-10
采用Verilog hdl語言編寫的曼徹斯特碼， 文件列表： help md.v md_tf.v me.v me_tf.v med.v
標簽： Verilog HDL 語言 編寫
上傳時間： 2016-12-08
上傳用戶：yoleeson
Verilog hdl程序設計教程,以可綜合的設計為重點，同時對仿真和模擬也作了深入闡述。全面介紹了Verilog hdl 詞法，語法。
標簽： Verilog HDL 程序設計 教程
上傳時間： 2014-01-19
上傳用戶：zhangyi99104144
從算法設計到硬線邏輯的實現：復雜數字邏輯系統的Verilog hdl設計技術和方法，結合DSP算法介紹Verilog hdl 設計。
標簽： Verilog HDL 算法設計 數字邏輯
上傳時間： 2016-12-16
上傳用戶：xiaohuanhuan
蟲蟲下載站版權所有 京ICP備2021023401號-1
