《Verilog hdl 語言編程》 異步FIFO設計（基于Verilog)
標簽： Verilog FIFO HDL 語言編程
上傳時間： 2016-08-30
上傳用戶：561596
<Verilog hdl 語言編程》 RS(204,188)譯碼器的設計
標簽： Verilog HDL 204 188
上傳時間： 2013-11-30
上傳用戶：lizhen9880
《Verilog hdl語言編程》 常有加法器（基于Verilog）
標簽： Verilog HDL 語言編程 加法器
上傳時間： 2013-12-18
上傳用戶：cjf0304
FPGA開發入門的Verilog hdl程序---流水燈,真實可用，驗證通過，工程環境為Altera Quartus
標簽： Verilog FPGA HDL 程序
上傳時間： 2016-09-01
上傳用戶：VRMMO
FPGA開發入門的Verilog hdl程序2---梁祝音樂播放,真實可用，驗證通過，工程環境為Altera Quartus II
上傳時間： 2014-01-09
上傳用戶：Altman
（219）卷積編碼的Verilog hdl源代碼,很有用的啊,
標簽： verilog 219 hdl 卷積
上傳用戶：Late_Li
Verilog hdl入門,學習的最好參考資料，可以極短的時間內學會
標簽： Verilog HDL 參考資料
上傳時間： 2016-09-03
上傳用戶：hgy9473
基于FPGA的交通燈的設計 有Verilog hdl 源碼、仿真圖與引腳配置圖，已下載實現
標簽： Verilog FPGA HDL 交通燈
上傳時間： 2016-09-05
上傳用戶：ggwz258
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog hdl源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳時間： 2016-09-06
上傳用戶：1583060504
步進電機位置系統 步進電機位置系統block symbol file 步進電機位置系統的Verilog hdl程序設計 已編譯通過
標簽： Verilog symbol block file
上傳時間： 2014-01-03
上傳用戶：維子哥哥
蟲蟲下載站版權所有 京ICP備2021023401號-1
