用Verilog hdl 語言寫的在LCD液晶上顯示文字的源程序
標簽： Verilog HDL LCD 語言
上傳時間： 2014-01-26
上傳用戶：a3318966
FPGA/CPLD應用,uart的Verilog hdl原碼
標簽： Verilog FPGA CPLD uart
上傳時間： 2013-12-28
上傳用戶：lizhizheng88
This Verilog hdl description implements a UART.
標簽： description implements Verilog This
上傳時間： 2013-12-17
上傳用戶：wff
Verilog hdl編寫的CPU模型，很經(jīng)典，比較通用
標簽： Verilog HDL CPU 編寫
上傳時間： 2013-12-24
上傳用戶：龍飛艇
Verilog hdl編寫的總線功能模型，十分有用，需要的下載
標簽： Verilog HDL 編寫 總線
上傳時間： 2013-12-20
上傳用戶：ls530720646
計數(shù)器 同步異步預置數(shù)清零 Verilog hdl 編寫
標簽： verilog hdl 計數(shù)器 編寫
上傳時間： 2013-12-18
上傳用戶：鳳臨西北
Verilog hdl實現(xiàn)的I2C Slave模擬
標簽： Verilog Slave HDL I2C
上傳時間： 2014-11-17
上傳用戶：ztj182002
pli_handbook_examples_pc Verilog hdl 與C的接口的典型例子
標簽： pli_handbook_examples_pc verilog hdl 接口
上傳時間： 2014-01-17
上傳用戶：change0329
本CD-ROM包括《Verilog-HDL實踐與應用系統(tǒng)設計》一書中的全部例子，這些例子全部通過了驗證。第七章以后的設計實例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標簽： Verilog-HDL CD-ROM 實踐 應用系統(tǒng)
上傳時間： 2014-01-19
上傳用戶：lixinxiang
Verilog hdl的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標簽： Verilog HDL PLI 程序接口
上傳時間： 2013-12-09
上傳用戶：kr770906
蟲蟲下載站版權所有 京ICP備2021023401號-1
