uart using verilog hdl
資源簡介:uart using verilog hdl
上傳時間: 2017-07-21
上傳用戶:haoxiyizhong
資源簡介:硬件uart源程序verilog hdl,即相關文檔
上傳時間: 2015-04-25
上傳用戶:pompey
資源簡介:FPGA/CPLD應用,uart的verilog hdl原碼
上傳時間: 2013-12-28
上傳用戶:lizhizheng88
資源簡介:uart實驗verilog hdl代碼,用于FPGA
上傳時間: 2014-01-09
上傳用戶:linlin
資源簡介:Design FSM using verilog hdl.
上傳時間: 2017-05-04
上傳用戶:lili123
資源簡介:uart verilog hdl 實現
上傳時間: 2014-01-11
上傳用戶:PresidentHuang
資源簡介:This verilog hdl description implements a uart.
上傳時間: 2013-12-17
上傳用戶:wff
資源簡介:占用資源少的verilog hdl uart接口;采用固定波特率115200,可以修改程序中的分頻來修改波特率,模式為1個啟始位,8位數據位,1個停止位;帶1字節緩存;當緩存空時輸出空信號
上傳時間: 2013-12-28
上傳用戶:kikye
資源簡介:實現簡單的uart功能,在QuartUS4.0下編譯通過,采用verilog hdl編寫.
上傳時間: 2013-12-18
上傳用戶:hfmm633
資源簡介:uart轉I2C的verilog hdl代碼,由北京郵電大學《veriloghdl設計與EDA技術基礎》教師編寫
上傳時間: 2014-08-03
上傳用戶:zhuoying119
資源簡介:uart串口通信程序 用verilog hdl 編寫 可以有效應用于FPGA上
上傳時間: 2014-01-04
上傳用戶:頂得柱
資源簡介:this a uart source code using verilog.
上傳時間: 2016-05-19
上傳用戶:zsjzc
資源簡介:This verilog hdl description implements a uart Version 1.1 : Original Creation 2.1 : added comments
上傳時間: 2016-05-27
上傳用戶:1109003457
資源簡介:uart pci 等verilog hdl 代碼
上傳時間: 2014-02-24
上傳用戶:waitingfy
資源簡介:基于verilog hdl的uart串口接收子程序。
上傳時間: 2017-09-24
上傳用戶:561596
資源簡介:基于verilog hdl的uart串口發送子程序。
上傳時間: 2017-09-24
上傳用戶:aysyzxzm
資源簡介:verilog hdl: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC ...
上傳時間: 2013-12-24
上傳用戶:金宜
資源簡介:verilog-hdl實踐與應用系統設計
上傳時間: 2013-08-06
上傳用戶:eeworm
資源簡介:精通verilog hdl:IC設計核心技術實例詳解
上傳時間: 2013-07-24
上傳用戶:eeworm
資源簡介:專輯類----可編程邏輯器件相關專輯 verilog-hdl實踐與應用系統設計-210頁-18.0M.rar
上傳時間: 2013-07-23
上傳用戶:小宇NVO
資源簡介:專輯類-可編程邏輯器件相關專輯-96冊-1.77G verilog-hdl實踐與應用系統設計-210頁-18.0M.pdf
上傳時間: 2013-04-24
上傳用戶:vodssv
資源簡介:采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用verilog
上傳時間: 2013-07-06
上傳用戶:也一樣請求
資源簡介:verilog hdl程序設計教程,一本實用的教程,值得一看。
上傳時間: 2013-05-26
上傳用戶:cy_ewhat
資源簡介:夏宇聞教授的數字系統設計教程verilog hdl
上傳時間: 2013-07-20
上傳用戶:FFAN
資源簡介:本文利用verilog hdl 語言自頂向下的設計方法設計多功能數字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點,并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間: 2013-07-21
上傳用戶:ve3344
資源簡介::視頻圖像采集verilog hdl源程序,視頻解碼芯片部分的,可以供參考
上傳時間: 2013-04-24
上傳用戶:koulian
資源簡介:人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態機部分,值得學習
上傳時間: 2013-05-30
上傳用戶:鳳臨西北
資源簡介:本文主要介紹了verilog hdl 語言的一些基本知識,目的是使初學者能夠迅速掌握hdl 設計方法,初步了解并掌握verilog hdl語言的基本要素,能夠讀懂簡單的設計代碼并能 夠進行一些簡單設計的verilog hdl建模。
上傳時間: 2013-05-16
上傳用戶:mosliu
資源簡介:基于FPGA的交通燈的設計 有verilog hdl 源碼、仿真圖與引腳配置圖,已下載實現\r\n
上傳時間: 2013-08-18
上傳用戶:BOBOniu
資源簡介:基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的verilog hdl源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題