·摘要 ：由于永磁同步電機（PMSM）具有轉矩控制簡單、體積小、高效節能等優點，逐漸成為新型電梯拖動系統發展的主流。本文在給出數學模型的基礎上,應用SVPWM調制技術對PMSM進行控制，將廣義預測控制應用于電流環節，構成預測PI電流調節器。仿真分析和實際應用結果表明，與傳統電流調節器相比,采用預測PI調節器其控制性能有較大提高。
標簽： PMSM nbsp PI 永磁同步電機
上傳時間： 2013-04-24
上傳用戶：gxmm
·永磁同步電機異步起動程序代碼
標簽： 永磁同步電機 代碼 起動 程序
上傳時間： 2013-05-23
上傳用戶：wmwai1314
·摘 要:詳細介紹和分析了用于電梯的無齒輪低速永磁同步電動機(以下簡稱PMSM) 產生轉矩波動的原因和消除轉矩波動的種種對策。樣機已經裝梯試驗,試驗結果證明了設計思想的正確性。
標簽： 低速 永磁同步電動機
上傳時間： 2013-07-04
上傳用戶：ccclll
TIM1_CC1觸發雙ADC作同步規則轉換，DMA存儲轉換結果。 請使用\MDK-ARM(uV4)下的Keil工程文件，已調試通過。
標簽： STM ADC TIM 32
上傳時間： 2013-08-01
上傳用戶：zhliu007
多通道同步數據采集系統的典型模型,并針對醫療系統設計完成了基于ADC0809的多通道同步數據采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復等技術,提高了系統的性價比。\r\n
標簽： 0809 ADC 醫療系統 多通道
上傳時間： 2013-08-08
上傳用戶：busterman
使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
標簽： Verilog FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。
標簽： Sdram SDR RAM LED
上傳時間： 2013-08-21
上傳用戶：sjw920325
FPGA異步時鐘設計中的同步策略，需要
標簽： FPGA 異步時鐘 策略
上傳時間： 2013-08-23
上傳用戶：540750247
altera fpga 基于vhdl,實現vga的同步block.
標簽： altera block fpga vhdl
上傳時間： 2013-08-26
上傳用戶：hn891122
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法
標簽： FPGA CDR 數據 位同步時鐘
上傳時間： 2013-08-28
上傳用戶：huyahui
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="wcmme"></strike>
<center id="wcmme"></center>
