欧美日本亚洲韩国国产,亚洲欧美日韩国产综合,图片区小说区亚洲

hardware

基于FPGA的JPEG圖像壓縮芯片設計

該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(hardware Description Language)語言設計并實現符合JPEG靜態圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹JPEG基本模式標準和FPGA設計流程的基礎上,針對JPEG基本模式硬件編碼器傳統結構的缺點,提出了一種新的改進結構.JPEG基本模式硬件編碼器改進結構的設計思想、設計結構和Verilog設計實現在其后章節中進行了詳細闡述,并分別給出了改進結構中各個模塊的單獨測試結果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質量指標,并與軟件壓縮的速度和結果做了對比,提出了未來的改進建議.

標簽： FPGA JPEG 圖像壓縮芯片設計

上傳時間： 2013-04-24

上傳用戶：Andy123456
基于FPGA的信道均衡器的設計與實現

在無線通信系統中,信號在傳輸過程中由于多徑效應和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領域研究的熱點課題.本課題采用已經取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現,具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(hardware Description Language)語言設計并實現基于Bussgang類型算法的盲均衡器的硬件系統.本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設計流程.并詳細闡述了基于FPGA的信道盲均衡器的設計思想、設計結構和Verilog設計實現,以及分別給出了各個模塊的結構框圖以及驗證結果.本課題所設計和實現的信道盲均衡器,為電子設計自動化(EDA)技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.

標簽： FPGA 信道均衡器

上傳時間： 2013-07-25

上傳用戶：cuibaigao
VerilogHDL數字設計與綜合夏宇聞譯（第二版）

Verilog HDL是一種硬件描述語言（HDL:hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發。該書本由淺入深的介紹了該技術的相關知識。推薦閱讀。

標簽： VerilogHDL 數字設計

上傳時間： 2013-05-30

上傳用戶：13081287919
動態可重構FPGA的布局布線算法研究

可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array，FPGA)芯片的快速發展，使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能，這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。本文從基本的FPGA芯片結構和CAD算法談起，介紹了可重構計算的概念，建立了可重構計算系統模型和動態可重構FPGA芯片模型，在此模型上提出一個基于劃分和時延驅動的在線布局算法，和一個基于Pathfinder協商擁塞算法的布線算法，來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(hardware Description Language，HDL)描述的電路首先被劃分成有限數目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結果表明，布局算法與傳統的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統的布線算法相比，能夠將線長降低26％，將水平通道寬度降低27％，顯示出較高的性能。

標簽： FPGA 動態可重構布局布線算法研究

上傳時間： 2013-05-24

上傳用戶：Neoemily
高速圖像采集系統的研究與設計

圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標

標簽： 高速圖像采集

上傳時間： 2013-04-24

上傳用戶：waitingfy
偽隨機序列發生器的FPGA設計與實現

偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點?；煦缧蛄凶鳛橐环N性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的?；谇醒舆t橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate Array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。

標簽： FPGA 偽隨機序列發生器

上傳時間： 2013-06-20

上傳用戶：heart520beat
Atmel8051微處理器硬件手冊

[Atmel 8051 Microcontrollers hardware Manual]Atmel公司的8051微處理器的硬件手冊，分兩個部分，第一部分詳細描述了51核單片機匯編指令系統，第二部分描述片上硬件特性。對于初學者是個很好的參考。

標簽： Atmel 8051 微處理器硬件手冊

上傳時間： 2013-06-16

上傳用戶：gaome
MP3制作方法和原理圖(包括硬件部分知識)

·詳細說明：MP3制作方法和原理圖(包括硬件部分知識)-MP3 manufacture method and schematic diagram (including hardware partial knowledge) 文件列表: MP3制作 .......\新型MP3解碼芯片VS1001K及其應用.files .......\.............

標簽： MP3 原理圖分硬件

上傳時間： 2013-05-27

上傳用戶：yph853211
ATMEL MP3電路圖

·ATMEL MP3電路圖文件列表: hardware ........\BOM.pdf ........\BottomLayer.PDF ........\Gerber_MP3.zip ........\MP3.ddb ........\Schematic.PDF ........\TopLayer.

標簽： ATMEL nbsp MP 電路圖

上傳時間： 2013-04-24

上傳用戶：BIBI
《Verilog HDL 硬件描述語言》

·詳細說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL hardware Description Language a book fine PDF electron version.目錄譯者序前言第1章簡介&n

標簽： nbsp Verilog HDL 硬件描述語言

上傳時間： 2013-07-02

上傳用戶：6404552