隨著變電站自動化、通信和微電子等技術的快速發展，在變電站自動化系統領域出現了大量基于微處理器/控制器的智能電子設備，變電站自動化的水平在不斷提高，系統集成成為趨勢。在這一發展過程中，互操作性差已經開始成為“瓶頸”問題，即不同廠商或同一廠商在不同時期的智能電子設備采用的網絡和通信協議可能不相同，使得智能電子設備之間需要協議轉換才能集成到一個變電站系統，從而增加了系統的成本和復雜性，影響了系統的實時性和可靠性。為了解決這個問題并適應將來快速更新的計算機和通信技術，國際電工委員會于2005年正式頒布了關于變電站自動化網絡通信的國際標準IEC61850。本文圍繞基于IEC61850的變電站網絡通信和符合該標準的智能電子設備網絡通信裝置的實現展開研究，分為IEC61850標準的體系分析和具體模型的構建、基于IEC61850的通信網絡的特征及規劃、變電站通信網絡數據流建模及網絡通信性能仿真、符合該標準的智能電子設備網絡通信裝置的設計幾部分。 IEC61850是一套完備的、面向未來的變電站通信網絡與系統標準，本文首先介紹了其制定背景、結構體系和主要內容，分析了信息模型的內涵、技術特征和建模方法，并針對變電站中最為重要的兩類模型--采樣值報文傳輸模型和通用變電站事件傳輸模型進行了具體的模型構建和通信映射。 實現IEC61850通信的物理承載是以太網，本文首先通過對以太網的技術特征進行分析，得出其通信特性，然后研究和分析了變電站通信網絡對環境、規模、安全性、可靠性和實時性等要求，其中對網絡傳輸延時的特性進行了深入研究。在上述分析的基礎上，對變電站通信網絡進行了規劃和構建，提出了使用適用的網絡拓撲、報文加入優先級標簽、采用基于多VLAN的節點分布規劃和網絡冗余等提高實時性和可靠性的改進措施。 區別于傳統的以太網通信，變電站通信網絡中存在多種數據流，是要進行特殊處理的。本文首先對基于IEC61850的變電站通信網絡的數據流進行分析并劃分類別，根據其特性建立了數學模型。然后歸納了網絡模擬的一些技術和方法，并通過基于ns-2的網絡模擬技術對變電站通信網絡的性能進行了動態模擬，得出了相關的網絡性能指標。模擬結果證明了使用交換式以太網、報文引入優先級標簽和采用基于多VLAN的節點分布規劃等提高實時性措施的正確性，有利于變電站的網絡規劃和建設以及智能電子設備通信裝置的設計。 從現代電力系統的信號源開始，首先分析了電子式互感器數字接口的要求并建立數學模型，然后采用模塊化的思想設計出相應的具體軟/硬件，實現了基于IEC61850的電子式互感器數字接口的通信裝置樣機。在此基礎上將此裝置經過擴展和修改用于其他的智能電子設備的網絡通信，使其具有廣泛使用性和兼容性。最后設計了試驗環境，通過測試驗證了該樣機的通信性能滿足要求并具有較高的可靠性。
上傳時間： 2013-07-08
上傳用戶：daguda
近年來，以電池作為電源的微電子產品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設計技術正成為微電子行業研究的熱點之一。 在模擬集成電路中，運算放大器是最基本的電路，所以設計低電壓、低功耗的運算放大器非常必要。在實現低電壓、低功耗設計的過程中，必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能，所以只實現低壓、低功耗的目標而不實現優良的性能(如高速)是不大妥當的。 論文對國內外的低電壓、低功耗模擬電路的設計方法做了廣泛的調查研究，分析了這些方法的工作原理和各自的優缺點，在吸收這些成果的基礎上設計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設計輸入級時，選擇了兩級直接共源一共柵輸入級結構；為穩定運放輸出共模電壓，設計了共模負反饋電路，并進行了共模回路補償；在偏置電路設計中，電流鏡負載并不采用傳統的標準共源-共柵結構，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結構；為了提高效率，在設計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達到了軌對軌；并采用帶有調零電阻的密勒補償技術對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數，對整個運放電路進行了設計，并通過了HSPICE軟件進行了仿真。結果表明，當接有5 pF負載電容和20 kΩ負載電阻時，所設計的CMOS運放的靜態功耗只有9.6 mW，時延為16.8ns，開環增益、單位增益帶寬和相位裕度分別達到82.78 dB，52.8 MHz和76°，而所設計的BiCMOS運放的靜態功耗達到10.2 mW，時延為12.7 ns，開環增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術指標都達到了設計要求。
標簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
美國國家半導體公司（National Semiconductor Corporation）宣布推出一款全新的線性均方根（RMS）射頻功率（RF）檢波器，它不但具有業界最高的精確度，而且動態范圍可高達40dB。這款型號為 PowerWise? LMH2120 的芯片擴大了無線網絡的覆蓋范圍，并延長了第三代(3G)及第四代(4G)移動電話的電池壽命。
標簽：
上傳時間： 2013-05-20
上傳用戶：wmwai1314
輸電線路巡檢機器人是一種用于巡查輸電線路故障的自動裝置，巡線中采用機器人技術可以減輕作業強度、降低費用、提高巡檢質量。 本文采用PHILIPS公司的32位ARM處理器LPC2210為核心設計了巡線機器人運動控制器；采用ns公司的專用電機驅動芯片LMD18245設計了電機驅動部分；應用ProtelDXP設計了控制器及電機驅動電路的原理圖及PCB布線；針對機器人工作在架空輸電線路上，存在電磁干擾及雨雪天氣的影響，設計了控制器的屏蔽封裝，保證了控制器的穩定性；控制器電路結構采用了模塊化設計，從而使硬件系統具有良好的擴展性。
上傳時間： 2013-06-30
上傳用戶：遠遠ssad
無線傳感器網絡仿真受到學術界和工業界越來越廣泛的重視。分析了基于無線傳感器網絡嵌入式操作系統的仿真環境TOSSIM 的系統結構；并與基于通用網絡仿真環境ns-2 的無線傳感器網絡仿真方法進行了對比；指
上傳時間： 2013-05-29
上傳用戶：jichenxi0730
ns的模擬前端芯片LMP90100的中文DATASHEET
上傳時間： 2013-06-17
上傳用戶：一諾88
設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設計基于SMIC 0.25 μm CMOS工藝，在Cadence環境下對電路進行Spectre仿真。仿真結果表明，在2.5 V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V/μs，達到0.1%的穩定精度的建立時間只需4 ns，共模抑制比153 dB。
上傳時間： 2014-12-23
上傳用戶：jiiszha
設計了一種用于高速ADC中的全差分套筒式運算放大器.從ADC的應用指標出發,確定了設計目標,利用開關電容共模反饋、增益增強等技術實現了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結果表明,該運放可以達到105.8 dB的增益,單位增益帶寬達到983.6 MHz,而功耗僅為26.2 mW.運放在4 ns的時間內可以達到0.01%的建立精度,滿足系統設計要求.
上傳時間： 2013-10-16
上傳用戶：563686540
利用RC高通電路的思想，針對LDO提出了一種新的瞬態增強電路結構。該電路設計有效地加快了LDO的瞬態響應速度，而且瞬態增強電路工作的過程中，系統的功耗并沒有增加。此LDO芯片設計采用SMIC公司的0.18 μm CMOS混合信號工藝。仿真結果表明：整個LDO是靜態電流為3.2 μA；相位裕度保持在90.19°以上；在電源電壓為1.8 V，輸出電壓為1.3 V的情況下，當負載電流在10 ns內由100 mA降到50 mA時，其建立時間由原來的和28 μs減少到8 μs；而在負載電流為100 mA的條件下，電源電壓在10 ns內，由1.8 V跳變到2.3 V時，輸出電壓的建立時間由47 μs降低為15 μs。
上傳時間： 2013-12-20
上傳用戶：niumeng16
為了產生驅動多幅閃光照相的高重頻猝發高壓電脈沖，開展了基于硅堆隔離的猝發高壓脈沖發生裝置的可行性研究。對普通整流硅堆脈沖條件的導通電流，反向關斷時間進行了實驗研究；采用脈沖形成線產生矩形脈沖，利用不同長度傳輸線的傳輸時延產生多脈沖，以硅堆隔離的方式實現多脈沖在負載的輸出。研究表明：硅堆在500 ns脈寬條件下，其電流過載至少736倍，關斷時間約200 ns，硅堆的絕緣恢復時間決定產生脈沖的最高重復頻率。
上傳時間： 2013-11-20
上傳用戶：稀世之寶039
