files describe a example tranmister a txt by uart from host PC and select baud rate
標簽： tranmister describe example select
上傳時間： 2013-12-25
上傳用戶：yangbo69
Its a simulink model to comare BER and Symbol error rate
標簽： simulink comare Symbol model
上傳時間： 2017-09-17
上傳用戶：cccole0605
melp hight rate audio compression
標簽： compression hight audio melp
上傳時間： 2013-12-22
上傳用戶：wqxstar
In this paper, we consider the channel estimation problem in Millimeter wave (mmWave) wireless systems with large antenna arrays. By exploiting the inherent sparse nature of the mmWave channel, we develop a novel rate-adaptive channel estimation (RACE) algorithm, which can adaptively adjust the number of required channel measurements based on an expected probability of estimation error (PEE).
標簽： Estimation Millimeter Adaptive Approach Channel Systems rate MIMO Wave for
上傳時間： 2020-05-26
上傳用戶：shancjb
BLE heart rate profile document.this is can help you how to write a profile.
標簽： ble
上傳時間： 2022-04-30
上傳用戶：
P15V330 in video picel-rate switch applications
標簽： P15V330
上傳時間： 2013-04-24
上傳用戶：關外河山
·詳細說明：該代碼是雙速率的語音壓縮編碼(G.723.1)的matlab代碼。能在matlab6.5以上運行-Dual-rate voice compressed encoding(G.723.1) based on MatLab platform. It works on MatLab 6.5 or later versions.
上傳時間： 2013-06-19
上傳用戶：121212121212
使用時鐘PLL的源同步系統時序分析一）回顧源同步時序計算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data rate – Hold Time下面解釋以上公式中各參數的意義：Etch Delay：與常說的飛行時間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結果的后處理得來。請看下面圖示：圖一為實際電路，激勵源從輸出端，經過互連到達接收端，傳輸延時如圖示Rmin，Rmax，Fmin，Fmax。圖二為對應輸出端的測試負載電路，測試負載延時如圖示Rising，Falling。通過這兩組值就可以計算得到Etch Delay 的最大和最小值。
上傳時間： 2013-11-05
上傳用戶：VRMMO
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2014-01-13
上傳用戶：euroford
精確度0.05%滿刻度±1位數（Accuracy 0.05%F.S.±1digit） 可測量交直流電流/交直流電壓/電位計/傳送器/Pt-100/荷重元/電阻等信號（Measuring DCA/DCV/ACA/ACV/Potentiometer/Transmitter/Pt-100/Load Cell/Resistor/etc……） 顯示范圍0-19999可任意規劃（Programmable rate 0 to 1999 digit） 小數點可任意規劃（Decimal point can be modified） 尺寸小，穩定性高（Dimension small & High stability）
上傳時間： 2014-01-25
上傳用戶：RQB123
