久久午夜a级毛片,国产日韩一区二区三免费高清,人人澡人人添人人爽一区二区

ucTCP/IP

無MCU的USB2.0設備控制器IP設計與驗證

無MCU的USB2.0設備控制器IP設計與驗證

標簽： MCU 2.0 USB 設備

上傳時間： 2013-10-27

上傳用戶：zouxinwang
基于SOPC的觸控屏控制器IP核設計

介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設計與實現。采用Verilog HDL作控制器的模塊設計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發工具，在開發板上完成觸控屏顯示驅動及其控制模塊的系統設計，給出系統硬、軟件設計，實現TFT-LCD觸控屏彩條顯示。這款觸控屏控制器IP核具備較強的通用性和兼容性，具有一定的使用范圍和應用價值。

標簽： SOPC IP核觸控屏控制器

上傳時間： 2013-12-24

上傳用戶：sdq_123
PCI橋接IP Core的VeriIog HDL實現

PCI總線是目前最為流行的一種局部性總線通過對PCI總線一些典型功能的分析以及時序的闡述，利用VetilogHDL設計了一個將非PCI功能設備轉接到PC1總線上的IP Core 同時，通過在ModeISim SE PLUS 6．0 上運行測試程序模塊，得到了理想的仿真數據波形，從軟件上證明了功能的實現。

標簽： VeriIog Core PCI HDL

上傳時間： 2014-12-30

上傳用戶：himbly
基于SOPC技術的異步串行通信IP核的設計

介紹了SoPC（System on a Programmable Chip）系統的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設計和實現。通過將設計好的UART IP核集成到SoPC系統中加以驗證，證明了所設計的UART IP核可以正常工作。該設計方案為其他基于SoPC系統IP核的開發提供了一定的參考。

標簽： SOPC IP核異步串行通信

上傳時間： 2013-11-12

上傳用戶：894448095
如何仿真IP核(建立modelsim仿真庫完整解析)

　　IP核生成文件：（Xilinx/Altera 同）　　IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

標簽： modelsim 仿真 IP核仿真庫

上傳時間： 2013-10-20

上傳用戶：lingfei
7.4 基于IP CORE的BLOCK RAM設計修改稿

7.4 基于IP CORE的BLOCK RAM設計修改稿。

標簽： BLOCK CORE 7.4 RAM

上傳時間： 2013-11-07

上傳用戶：sammi
定制簡單LED的IP核的設計源代碼

定制簡單LED的IP核的設計源代碼

標簽： LED 定制 IP核源代碼

上傳時間： 2013-10-19

上傳用戶：gyq
自學ZedBoard：使用IP通過ARM PS訪問FPGA（源代碼）

　　這一節的目的是使用XPS為ARM PS 處理系統添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當系統建立完后，產生bitstream，并對外設進行測試。本資料為源代碼，原文設計過程詳見：【玩轉賽靈思Zedboard開發板（4）：如何使用自帶外設IP讓ARM PS訪問FPGA？】　　硬件平臺：Digilent ZedBoard 　　開發環境：Windows XP 32 bit 　　軟件： XPS 14.2 +SDK 14.2

標簽： ZedBoard FPGA ARM 訪問

上傳時間： 2013-11-06

上傳用戶：yuchunhai1990
使用LabVIEW FPGA模塊設計IP核

對于利用LabVIEW FPGA實現RIO目標平臺上的定制硬件的工程師與開發人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊。基于已經驗證的設計進行代碼模塊開發，將使現有IP在未來應用中得到更好的復用，也可以使在不同開發人員和內部組織之間進行共享和交換的代碼更好服用

標簽： LabVIEW FPGA IP核模塊設計

上傳時間： 2013-10-14

上傳用戶：xiaodu1124
基于Quartus II免費IP核的雙端口RAM設計實例

　　QuartusII中利用免費IP核的設計　　作者：雷達室　　以設計雙端口RAM為例說明。　　Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；

標簽： Quartus RAM IP核雙端口

上傳時間： 2013-10-18

上傳用戶：909000580